基于SRIO的双备份数据传输

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。

基于RapidIO总线的机载通信软件在线升级系统设计

随着机载通信的不断发展,机载通信设备出现了小型化和综合化的趋势,通信总线的传输速率取得大幅提升,各软件独立升级的传统方式已经不能满足用户需求,也不方便用户对软件版本进行有效管控。本文研究的基于高性能嵌入式系统互连(rapid interconnect architecture,RapidIO)总线和人机交互的机载通信分系统在线升级系统,可以高效便捷地实现机上通信设备软件的升级维护。

一种PCIe转RapidIO扩展卡设计与实现

RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线,具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO总线的问题,基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡,详细介绍了该PCIe扩展卡各模块硬件设计方案,并搭建测试环境对RapidIO总线的眼图和DMA传输性能进行测试。经测试,当RapidIO总线传输速率配置为5 Gb/s时,RapidIO总线DMA读写速率分别为1677 MB/s和1711 MB/s。

基于SRIO总线的光纤通信测试系统设计与实现

针对基于线阵电荷耦合元件(CCD)成像原理的调焦调平系统强实时性、高同步性及高数据率的特点,设计了一种基于串行RapidIO总线协议的光纤通信测试系统。该系统以现场可编程门阵列(FPGA)为控制核心,以光纤为传输介质,通过串行RapidIO总线协议完成对调焦调平系统性能验证过程中的指令控制和图像数据传输。基于双存储器(FIFO)缓冲的SRIO接口设计使得该测试系统具有较强的通用性和实用性。测试结果表明,该系统光纤接口数据传输速率达440 MB/s,能够满足调焦调平系统性能验证对数据传输速率及正确性的需求。

基于port write事件触发的RapidIO节点动态管理方法

针对现有大规模的综合化电子信息系统中RapidIO节点管理实时性不强、CPU资源占用多的问题,提出了一种基于port write事件触发的RapidIO节点动态管理方法。该方法利用RapidIO交换芯片的port write包上报退网或者入网的节点信息,通过该信息动态管理RapidIO网络中的所有节点。工程应用实测结果表明,该方法实时性高,CPU资源占用少。

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。

一种基于RapidIO的虚通道管理方法

分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。

一种综合CNI系统RapidIO总线波形远程升级方法

给出一种综合通信导航识别(Communication Navigation Identification,CNI)系统波形远程升级方法,该方法提供了一种利用RapidIO总线进行波形文件远程传输,利用控制器局域网(Controller Area Network,CAN)总线完成波形升级命令控制,利用软件协议完成文件交互及完整性验证,利用子节点模块中央处理器(Central Processing Unit,CPU)完成波形文件的存储更新,实现了CNI系统波形文件远程烧写与升级功能。对于RapidIO总线作为业务总线的综合化系统波形远程升级功能给出一种实用化的高性能解决方法,对于实际工程应用具有重要的参考价值。

基于RapidIO总线的多源图像处理系统

近年来,图像处理拼接技术在诸多领域得到应用,其中一些应用领域,例如,航空、航天、舰船等,对图像精度和处理速度有较高要求,因此与图像处理拼接相关的硬软件也在不断进行技术迭代和突破。介绍了一种多源图像处理架构及其硬件设计,该系统可实现图像信息获取、预处理、识别、拼接功能,并向上位机完成最终报送。研究对该图像处理系统的整体架构进行了详细描述,介绍了系统中RapidIO总线的工作模式,并从硬件角度介绍了系统核心电路的设计思路。该设计以RapidIO为主要通信总线,能够稳定高效地完成图像获取、预处理、拼接、发送等任务,已在航空领域得到了验证及应用。

一种基于P2020的RapidIO交换网络模块设计

随着时代进步和科技的发展,通用处理器发展迅猛;航电综合化通信系统是由DSP、FPGA、PowerPC、存储设备等构成,单纯提高处理器性能无法满足整体性能的提升的需求。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

一种基于RapidIO总线的FT2000/4多通道数据处理模块设计

近年来,随着航电综合化通信系统的不断发展,其任务量急剧增加,特别是在雷达、电子战、数据链等领域实现的功能日益复杂,对电子信息的处理能力、接口速率及带宽要求越来越高,急需高性能的嵌入式处理平台以及高性能总线互连技术。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

多通道SRIO数据传输优化设计与应用

为了满足遥测系统大容量数据高速可靠传输的需求,提出了一种基于FPGA和Serial RapidIO(SRIO)的数据传输链路优化设计,传输链路为4x模式,传输速率为2.5 Gb/s。针对测试过程中链路异常被训练成1x模式而造成数据传输异常的现象进行深入分析,采用上电复位和软件复位相结合的方法对传输链路进行优化,经测试验证,优化后的链路数据传输稳定,1路SRIO数据传输速率可达585 MB/s,且无丢帧、误码现象。该设计已成功应用于遥测系统项目,实现高速数据稳定传输。

信号处理系统中RapidIO网络配置管理方法研究

随着航电系统一体化平台的发展,航电系统中的RapidIO多采用串行I/O和基于交换的拓扑结构。设计了一种基于RapidIO交换网络的信号处理系统,采用PowerPC8548E作为I^(2)C的主设备完成RapidIO交换设备的上电初始化,依据系统的RapidIO网络配置,利用RapidIO维护操作实现对网络上设备枚举和路由配置等功能。这种配置方法灵活,性能优良,不仅能满足系统的应用需求,同时使系统在可重构性、可扩展性、可维护性等性能指标上均获得了显著的改善。

SRIO与RS422的高速数据存储系统优化设计

在飞行试验中,为解决高速大容量数据在存储过程中出现的SRIO协议断链不重连以及传输可靠性差的问题,提出以FPGA为控制核心的SRIO与RS422相结合的数据存储系统的优化设计。通过实时监视SRIO链路的连接状态标志位并加入了断链重连机制实现断链再恢复,极大增加了数据存储的可靠性。在利用RS422接口电路接收遥测控制信号及状态反馈时,串口增加多次采样判决设计消除受到的外界强干扰,极大提高了系统接收遥测指令的精确度。在多次试验验证下,该优化设计能够实现无误码状态数据反馈和精确接收遥测指令,提高了SRIO链路的传输可靠性,实现了高速、大容量光纤数据的可靠性存储。

基于FPGA的SRIO多通道控制系统设计与实现

在板间互联及芯片互联方式上,SRIO具有更高的带宽及实时性。使用MSG(消息)接口的HELLO格式,发送端采用多接口设计方法,内部采用Round-Robin处理机制,实现了多通道接口在同时发送数据时共用一个SRIO接口的竞争处理;同时封装为多通道的输入输出的方式,支持接口数量、时钟域的任意扩展。经过测试验证,该系统最大可实现64个不同时钟下通道的数据收发,单通道下包和包之间延时最低可到4μs,在SRIO传输应用方向上,具有较好的应用价值。

基于龙芯2K1000处理器和复旦微FPGA的全国产RapidIO解决方案研究

RapidIO总线是基于数据分组交换的高性能系统互联方案,广泛应用于无线通信、军事、超算、医学图像处理和工业控制等多个领域。目前国内使用的RapidIO芯片多来自美国,一旦美国对我国实施相关的断供,则势必威胁到我国的国家安全。文中提出并研究一种基于龙芯2K1000处理器和复旦微FPGA的RapidIO全国产解决方案,并结合具体项目验证了该方案的可行性。

Synopsys的SRIO controller FPGA原型验证方法

包含SRIO接口的高性能处理器已广泛应用于航空航天通信系统,因此SRIO高速接口功能与性能的验证是系统设计的关键,同时设计可靠完备的验证平台对芯片SRIO controller的原型验证至关重要。本文基于对RapidIO协议的理解,搭建了Synopsys的SRIO controller+Xilinx Transceivers Wizard core FPGA原型验证平台完成对SRIO协议以及功能的验证。测试结果表明,所提的FPGA原型验证平台为芯片设计中的SRIO提供了一种高效的原型验证手段。

RapidIO交换芯片的静态时序约束设计

静态时序分析是目前通用的芯片时序验证的重要方法,其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则,好的时序约束可以正确地体现芯片的设计需求。针对RapidIO交换芯片中存在的多时钟域构成、高速通道的高速时钟频率要求,2x/4x绑定模式下多lane时钟同步等的特殊要求,以及较多的跨异步时钟处理存在的问题,文中提出一种多分组的全芯片时序约束,通过设置时钟定义、时钟组定义、端口延迟定义、时序例外和虚假路径等,以及修正和优化必要的setup time/hold time违例,解决RapidIO交换芯片静态时序分析中的时序违例等时序问题,实现时序收敛的目的。实验验证及流片测试结果表明,所有时序路径均满足时序要求,RapidIO芯片的时序约束设计正确、完备。

一种提高通信信息系统SRIO入网成功率的方法

随着现代信息系统任务量的日益庞大,系统对通信带宽、响应速度和可靠性的要求越来越高,通常采用高速高可靠的串行RapidIO总线来完成系统中诸如信号处理模块、数据处理模块、网络交换模块上所有节点之间的互联入网、数据传输,其中节点入网是网络通信的首要和重要条件,某个节点入网失败将导致该节点无法进行后续通信,所以节点入网成功率尤为重要。为提高节点入网成功率,文中介绍了一种兼容国产和进口串行RapidIO总线交换芯片的通信系统,该系统在节点不重新启动的情况下可以高效并可靠地纠错串行RapidIO总线状态,使得各节点可以100%成功入网,提高系统的实时性、稳定性和可靠性。

一种机载RapidIO系统的国产化设计

为了满足机载嵌入式系统自主可控要求,针对全国产化软硬件的差异,提出了一种基于RapidIO交换网络的软件通信方法,解决了RapidIO网络管理与通信中间件的国产化适配问题,构建了与进口软硬件一致的应用软件运行环境,最大程度地支持应用软件的可移植、可重用。测试验证与工程应用表明,所提方法支持应用软件从进口芯片到国产化替代的平滑迁移,基于RapidIO总线的通信服务与进口件功能一致,能够有效提升国产化系统的集成效率。