RapidIO交换芯片的静态时序约束设计

静态时序分析是目前通用的芯片时序验证的重要方法,其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则,好的时序约束可以正确地体现芯片的设计需求。针对RapidIO交换芯片中存在的多时钟域构成、高速通道的高速时钟频率要求,2x/4x绑定模式下多lane时钟同步等的特殊要求,以及较多的跨异步时钟处理存在的问题,文中提出一种多分组的全芯片时序约束,通过设置时钟定义、时钟组定义、端口延迟定义、时序例外和虚假路径等,以及修正和优化必要的setup time/hold time违例,解决RapidIO交换芯片静态时序分析中的时序违例等时序问题,实现时序收敛的目的。实验验证及流片测试结果表明,所有时序路径均满足时序要求,RapidIO芯片的时序约束设计正确、完备。

一种RapidIO交换网络配置方法的设计与实现

RapidIO技术主要面向高性能的嵌入式系统互连通信,具有比以太网、PCIE更高的传输效率,能够为嵌入式系统提供一种可靠、有效的互连通信。介绍了RapidIO网络的组成以及交换的基本原理及RapidIO交换网络的配置方法,并且通过实例分析,实现了RapidIO交换网络的配置。

基于ATE的高速RapidIO交换芯片测试方法

RapidIO交换芯片因其出色的延迟及高可靠性而被广泛地应用于各种通信系统中,可以高速地传输系统内各种设备间的数据。基于ATE测试系统对RapidIO交换芯片的测试内容及方法进行了探讨,尤其是对高速串行接口相关参数的测试方法进行了研究,并采用高速RapidIO交换芯片开展了测试验证。

基于CPS1616型芯片的RapidIO交换机设计

RapidIO总线是一种基于数据包交换的高性能多处理器嵌入式背板总线。特高压直流输电控制保护平台需要大量的机箱内板卡数据交换,故选择RapidIO总线为板卡间提供数据交换介质。讨论了RapidIO交换机的硬件设计及硬件配置方法,以及软件初始化和配置,并探讨了交换机路由表的设计,提出了一种灵活配置组播路由的方法。

RapidIO在多处理器系统互连中的应用

分析了传统的共享总线技术遇到的困难,介绍了新型总线技术RapidIO。结合实例,分析研究了RapidIO在多处理器系统互连中的应用。

全国产管控与数字网络交换设计

提出了一种具有高性能处理能力,RapidIO、千兆以太网络交换能力的全国产化管控与数字网络交换平台设计方案。它以高性能的嵌入式处理器华睿HRDSP2040为处理核心,以高性能的RapidIO交换芯片、以太网交换芯片为数据和控制交换核心,可提供560Gbps RapidIO网络交换能力和22Gbps千兆以太网交换能力,在处理器上运行锐华嵌入式实时操作系统和网络管控软件,实现了系统对RapidIO网络、千兆以太网络的控制、路由管理等功能,实现了平台健康管理和监控功能,在某测控系统上实现国产化替代。

FMQL平台多节点多协议的SRIO总线技术

随着航空电子领域技术的不断发展以及对内部总线速率要求的不断提升,SRIO总线在其中承担着越来越重要的角色,多种处理器(如PowerPC、DSP等)均具备实现SRIO节点的功能,但这些处理器无法满足国产化需求。上海复旦微自主研发的FMQL系列可编程融合芯片得到了广泛应用,但其不具备完备的SRIO总线实现方案。本文基于FMQL平台研究了支持多协议混合收发的SRIO总线技术,同时使得单芯片可提供16个SRIO节点,每个节点可以与32个其他节点进行通信,并搭建了硬件测试环境,验证了本技术的可靠性与稳定性。

基于VPX总线的波控系统闭环测试台

针对某相控阵雷达波控系统在整机联试中存在的故障定位困难、排故效率不高的难题,本文给出一种基于6U-VPX总线架构的测试平台设计方案。该方案利用VPX总线I/O口丰富、可扩展性强、传输速率高等多重技术优势,采用基于Rapid IO交换的高速互连技术,实现了该波控系统波束控制计算机对20个波控单元共360个T/R通道的前向和后向自动化测试。与传统的基于CPCI总线的测试台相比,平均调试时间从1 w缩短到1 d,为相控阵雷达波控系统自动化测试工程设计提供了有益参考和借鉴。

基于MPC8640处理器的通用处理模块硬件设计

高性能处理器是现代航空电子系统的一大显著特征,其运用也越来越广泛。该文描述了一种基于MPC8640处理器的通用处理模块硬件设计,该模块具有四个高性能处理器,每个处理器同时拥有大容量内存、Flash存储器、NVRAM存储器和高速串行总线接口,处理器之间采用RapidIO交换技术进行互联。除此之外,模块还支持板级以太网交换功能。

通信与网络

适用于无线基站和ATCA架构的串行RAPIDIO交换机；新型可视电话开发平台；