期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于Vxworks的PCI-RapidIO桥驱动设计 被引量:9
1
作者 黄振中 柴小丽 +1 位作者 黎想 骆意 《计算机工程》 CAS CSCD 北大核心 2010年第4期239-240,243,共3页
为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播... 为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播功能。 展开更多
关键词 rapidio协议 PCI—rapidio桥 VXWORKS操作系统
下载PDF
Linux系统下PCIE to RapidIO桥驱动设计与实现 被引量:3
2
作者 李红兵 《雷达与对抗》 2018年第2期55-58,68,共5页
为了使X86架构的CPU能通过PCIE总线连接到Rapid IO系统中,利用PCIE to Rapid IO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和Rapid IO总线网络的无缝对接。通过实际测试,验证了工作的正确性,并... 为了使X86架构的CPU能通过PCIE总线连接到Rapid IO系统中,利用PCIE to Rapid IO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和Rapid IO总线网络的无缝对接。通过实际测试,验证了工作的正确性,并将此应用于某型号二次雷达显控终端中。 展开更多
关键词 LINUX操作系统 rapidio总线 PCIE to rapidio桥 Tsi721驱动 显控终端
下载PDF
基于FPGA的RapidIO-FC转接桥设计 被引量:5
3
作者 史卫民 施春辉 +1 位作者 柴小丽 章乐 《计算机工程》 CAS CSCD 北大核心 2010年第19期291-292,F0003,共3页
概要:针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接... 概要:针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。 展开更多
关键词 rapidio协议 FC协议 rapidio—FC
下载PDF
RapidIO互连技术研究及其模型验证 被引量:1
4
作者 赵博龙 赵云忠 孔德岐 《航空计算技术》 2009年第4期127-130,共4页
随着计算机技术的飞速发展,传统总线已远远无法满足目前和未来高性能计算机系统的I/O性能需求。介绍了一种新的基于包交换的I/O互连技术——RapidIO。通过介绍RapidIO协议规范以及将RapidIO和几种新兴高性能I/O互连技术(PCI Express等)... 随着计算机技术的飞速发展,传统总线已远远无法满足目前和未来高性能计算机系统的I/O性能需求。介绍了一种新的基于包交换的I/O互连技术——RapidIO。通过介绍RapidIO协议规范以及将RapidIO和几种新兴高性能I/O互连技术(PCI Express等)的对比,指出了RapidIO在满足高性能计算机系统的I/O性能需求方面的优势,最后给出了RapidIO验证模型并对验证结果进行了分析。 展开更多
关键词 rapidio PCIE rapidio桥 FPGA
下载PDF
串行RapidIO验证模型 被引量:2
5
作者 谢智勇 罗明 蒋俊 《计算机工程》 CAS CSCD 北大核心 2008年第B09期16-18,21,共4页
片上系统设计中大量使用IP核,其验证是整个系统设计的关键。串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度。该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模... 片上系统设计中大量使用IP核,其验证是整个系统设计的关键。串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度。该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台。 展开更多
关键词 rapidio 验证 PCI—rapidio桥
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部