Reconfigurable Communication Processor: A New Approach for Network Processor

As the traditional RISC+ASIC/ASSP approach for network processor design can not meet the today’s requirements, this paper described an alternate approach, Reconfigurable Processing Architecture, to boost the performance to ASIC level while reserve the programmability of the traditional RISC based system. This paper covers both the hardware architecture and the software development environment architecture.

基于ARM和DSP的可重构数控系统

针对柔性化制造的要求,构建了以ARM、DSP为基础的数控系统平台。该平台集成度高、稳定性强,能实现生产过程的高速度、高精度要求;同时巧妙利用SRAM解决了现场可编程门阵列(FPGA)动态重构中的重建时隙问题,实现了基于FOGA的可重构设计,提高了系统的柔性。在硬件基础上引入嵌入式实时操作系统RT-Linux,采用层次化软件设计,提高了数控系统运行的稳定性和任务调度的实时性。试验结果证明该方案是可行的。

面向DSP应用的可重构计算(英文)

DSP应用的特点是计算密集并适合并行处理,传统的可编程处理器与ASIC在性能和灵活性上各有优劣。因此出现了一种新的计算模式—可重构计算。由于它能将效率和灵活性很好地结合在一起,故正得到广泛的关注和研究。本文在介绍可重构计算的概念和分类的基础上,着重讨论了一些主流的可重构计算系统,分析了各类系统应用于DSP的特点,对可重构计算在计算模型,编译器,映射技术以及开发环境等方面的现状和趋势进行了探讨,并给出了自己的思考。

基于双DSP+FPGA的自动影像数控加工控制系统

设计了一套基于数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)的全数字化控制器,由TMS320C6713负责图像处理算法计算,TMS320F28335统一驱动3个坐标轴系方向的步进电机,FPGA完成双DSP的大量实时数据共享及图像采集工作的启动和停止。实验结果表明:该设计紧凑,功能全备,有效提高了自动影像数控加工装置控制系统的集成度。

FMM能效分析及其ASIC可行性评估

对快速多极方法(FMM)进行研究,分析其关键计算任务,并在CPU与DSP上进行验证,得出FMM在不同平台上性能和功耗的量化分析结果,给出基于FMM的多核DSP可重构ASIC结构模型。以可重构硬件FPGA为例,对该模型进行预测,结果证明其在涉及大规模浮点计算时具有一定的能效优势。

基于双DSP和FPGA的导航处理系统设计

机电技术的发展为惯性测量系统的大量应用奠定了基础。针对深海导航应用场合,为了提高深海惯性导航的精度和实时性,设计了基于双数字信号处理器(DSP)和可编程逻辑门阵列(FPGA)的捷联惯性导航计算机,成功构建了低成本、小型化的捷联惯性导航系统(SINS)。重点描述了双DSP和FPGA导航计算机的硬件设计思路。扼要介绍了系统软件的框架结构。与目前大多数的惯性导航系统相比,该系统体积小、重量轻、功耗低,适用于运算复杂的嵌入式惯性导航系统。实验室车载实验结果证明了上述设计的正确性和可行性。

TMS320C6713B在船用捷联惯导系统中的应用

为了满足船用激光陀螺惯导系统的应用需要,设计基于DSP芯片TMS320C6713B和FPGA的导航计算机系统,FPGA实现对激光陀螺和加速度计输出信号的计数,完成DSP与外部的通信。该系统具有以TMS320C6713B为核心的单CPU结构,可以进行64位精度运算且运算速度快,能满足实时性要求。

GNSS软件无线电接收机及典型案例

介绍了GNSS软件无线电接收机和它与传统接收机相比的优缺点,并引述了典型的GNSS软件接收机及其应用。

FPGA实际可用性评估与发展趋势分析

根据现场可编程门阵列(FPGA)的发展现状,对FPGA器件的实际可用性进行评估,从可重构逻辑的利用、CPU软核/硬核的选择、内部块缓存的利用、输入/输出资源的利用、数字信号处理器固核的利用及时钟频率的可用范围进行研究,并给出FPGA的发展趋势。理论分析证明,Slice的利用率不宜高于85%,应选择有良好工具支持的软硬核厂商,并且所有的I/O信号须经过寄存器处理。

星载高速数据处理单元的设计与实现

针对目前星载计算机只能进行任务管理、无法完成复杂数据运算的问题,基于数字信号处理器和现场可编程门阵列技术,设计并实现一种星载数据处理系统。在该系统中,数字信号处理器控制整个系统,并完成部分信号处理任务。现场可编程门阵列则完成其余的数据处理任务。测试结果表明,该系统具有较高的容错能力和可重构性,能够满足空间数据处理要求。

多发射多流水线结构数字信号处理器设计

zw100处理器是西北工业大学和某研究所共同研制的采用MCU-DSP相融合架构的32位数字信号处理器。提出一种多发射多流水线结构来进行数字信号处理器的微体系结构设计,使该处理器同时具备了RISC load/store体系结构、DSP的计算能力和MCU的实时控制能力等特点。从zw100处理器指令集设计出发,首先介绍了该处理器架构和主要单元,然后重点讨论了基于多发射多流水线结构的指令调度策略、相邻指令耦合关系与发射机制、多发射条件下流水线相关的处理等。最后,对设计进行了仿真验证,并给出综合结果。目前,该处理器已采用TSMC 65nm CMOS工艺流片成功,频率达到500 MHz,达到2G MAC/s的运算能力,性能指标满足设计要求。

面向PHM的桌面超算平台设计

针对复杂武器装备故障预测与健康管理(PHM)中存在的传感器种类多、采集数据量大,实时性要求高,运行平台性能低等问题,设计了一种PHM桌面超算平台。该平台基于数字信号处理器+现场可编程门阵列(DSP+FPGA)异构计算架构,用于实现系统的故障诊断、预测与健康管理功能。PHM桌面超算平台利用多块包含DSP和FPGA的协处理卡对PHM数据处理任务进行加速计算,并提供多通道高速数据采集和算法模型验证等功能。实验验证表明,该平台运行可靠,实用性强,为实现武器装备PHM系统功能提供了高性能运行平台。

光学综合孔径原理样机的计算与控制系统

结合光学综合孔径原理样机的性能与功能需求,设计一种由现场可编程门阵列(FPGA)与数字信号处理器(DSP)组成的计算与控制系统。FPGA负责多通道高速数据采集与并行流水预处理,DSP完成数据的并行计算并实现闭环控制。在计算与控制系统闭环后,同时进行3个通道图像的实时采集与预处理,并完成相关计算与实时闭环控制。在原理样机上进行的开闭环实验结果表明,该系统闭环时3个子望远镜的图像偏移量均方根值仅为开环时的5 %,且能够保证各子望远镜稳定地干涉成像。

基于ARM+DSP+FPGA的可重构CNC系统

通过分析基于PC机的数控系统及嵌入式数控系统架构存在的局限性,结合开放式数控系统的功能需求,设计了一个具有工业以太网功能的模块化嵌入式可重构计算机数控(CNC)系统.该系统改进了传统的基于ARM+DSP+FPGA的嵌入式系统设计架构,并扩展了工业以太网功能模块.在此基础上构建了系统硬件平台,给出了系统硬件构成及系统软件实现.该系统中央数字控制单元不再是一个通用的单CPU系统,而是一个嵌入式多CPU系统,不但运算能力强、结构灵活、成本低廉,而且具有通用性强、可组合、易扩展、可伸缩和开放性等特点.