实现Reed Solomon码译码的新电路——在普通基上用“比特串行乘法电路”实现RS码译码

本文推出了在域ＧＦ（２ ｍ）上用于ＲＳ码译码的两种新电路：普通基“比特串行序列乘法电路”和“比特串行乘法累加电路”，基本上以ｍ 个与门代替了两个任意元素相乘的复杂乘法器，使译码电路大大简化．作为一个应用实例，详细阐明了用它们构造的ＲＳ码纠删／纠错译码各步电路．

极化码的Reed-Solomon内核软判决译码

极化码的极化速率与译码复杂度取决于其采用的内核。本文考虑了具有Reed-Solomon内核的极化码的有效软判决译码问题,提出了一种基于分圆FFT算法的内核分解,结合逐次抵消译码算法能够实现对数似然比的近似最佳评估,并且降低了译码复杂度。数值仿真结果表明,利用Reed-Solomon内核的极化码的软判决译码的帧错误率性能优于传统的Arikan内核的极化码。

无线传感器网络应用简单Reed-Solomon编码的低能耗和低时延可靠数据收集方案

无线传感器网络的数据链路层和物理层通常采用低功率低数据率的IEEE 802.15.4标准,其节点由能量极为有限的电池供电,且无线链路易丢包,而且在无线传感器网络的一些应用中,需要在给定的时间内将数据汇集到基站,因此,设计一种节能、低时延且可靠的数据收集方案对无线传感器网络的应用极为重要.文中利用Reed-Solomon(RS)编码以提高数据传递可靠性,致力于将能耗、数据收集率、数据收集时延、数据包编码方案整合为一个优化问题;给出了简单RS码字即S-RS码字集合,证明了该码字集合中任何n个码字是线性独立的;详细叙述了基于S-RS码字集合以及段内编码和段间编码的数据收集策略即S-RS数据收集策略的具体步骤;利用概率论推导出了S-RS数据收集策略的总能耗、数据收集率和时延公式,并依此建立了时延和数据收集率约束下的能耗最小化这一优化问题.该优化问题可行解空间很小,可以通过穷举法获得最优解.通过求解该优化问题,节点能够设置最优的数据包编码和重传参数,使得在时延和数据收集率约束下能耗达到最小.数值分析与仿真表明,S-RS数据收集策略能够以较低的能耗达到较高数据收集率和较低时延要求.此外,可以利用导出的总能耗、数据收集率和时延,通过优化S-RS数据收集策略的参数,最大化数据收集率,最小化时延,也可以同时对总能耗、数据收集率和时延中的两者或三者进行优化.

基于Reed-Solomon算法的PDF417码纠错研究

PDF417二维条码采用Reed-Solomon码作为纠错码,很好地解决了因条码破损和污染造成的识读问题。在介绍PDF417二维条码和RS纠错码的基础上,详细阐述了RS码的译码原理,包括伴随式的计算、错误位置多项式的计算、错误位置的确定和错误值的计算等。最后分析了RS码译码的算法复杂性。

基于Reed-Solomon算法的QR码纠错编码

分析了Reed-Solomon算法原理和伽罗华域的基本运算规则，构造了算法和纠错编码的实现电路,并简要讨论了QR码的纠错能力。

一种高速自适应Reed-Solomon译码结构及其VLSI优化实现

该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18μm CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。

基于Galois域Reed-Solomon码的数据包层FEC编码软件实现

本文提出一种基于Galois域Reed-Solomon码的数据包层FEC编码软件实现方法。文中利用Galois域的运算封闭性和Reed-Solomon码的变换特性解决了FEC编码等字长变换问题;通过查找表实现多项式运算,有效降低多项式运算的复杂度,提高了软件FEC编码的效率;文中还介绍了查找表的生成方法。实验表明,基于本文所提出的方法,能够用软件实现高效的数据包层FEC编/解码。

基于Reed-Solomon算法的RAID机制的设计与实现

为了满足海量信息存储可靠性的要求,提出了把Reed-Solomon算法应用到RAID系统中的方法,并给出了在Linux环境下系统实现的方案RSRAID。通过对系统性能及可靠性进行测试,并与其他RAID机制进行对比,证明系统具有良好的I/O性能和更高的可靠性。

10Gb/s Reed-Solomon(255,239)解码器的设计

文章介绍10Gb/s Reed-Solomon(255,239)解码器的设计与实现。在优化解码器处理流程的基础上,通过采用4路数据复用解关键方程单元的方法,降低硬件实现的复杂度,减小芯片面积。除此之外,该解码器还具有对不可纠错码块进行判断和处理的功能。该解码器已采用Synopsys EDA工具和TSMC0.18μm CMOS工艺实现了综合。结果表明,此设计完全可以实现10Gb/s RS码的解码功能,并且实现的复杂度大大降低。

2.5Gb/s Reed-Solomon译码器的VLSI优化实现

研究了基于改进的欧氏算法的高速Reed-Solomon(255,239)译码器的VLSI优化实现。采用管线方式减少关键方程获取模块中的有限域乘法器数量,并对乘法器结构进行优化。同时提出了基于全局优化的公共项提取算法,并用该算法对伴随式计算模块进行优化。结果表明,与直接实现方法相比,关键方程模块的面积节省了约30%,用于伴随式计算的各单元电路面积也普遍减少20%以上。该Reed-Solomon译码器已用Synopsys综合工具综合并用TSMC0.25μm CMOS工艺实现,其端口处理速率可达2.5Gb/s。

用FPGA芯片实现Reed-Solomon编码器

RS码广泛应用于卫星通信、移动通信和数据存储等领域中。利用 Xilinx公司的 Foundation and Alliance Series Software Version2 .1 i集成设计环境完成了 RS编码器原理图输入、功能仿真、布局与布线、时序仿真 ,并用 XC40 0 3EPC84可编程逻辑芯片实现了该电路设计。该电路工作正常 。

有限域上Reed-Solomon码的一个注记(英文)

设Fq是特征为p的q元有限域.固定Fq的一个非空子集D={x1,…,xn}.熟知标准Reed-Solomon码Cq(Fq,k)的对偶码Cq(Fq,q-k)仍为Reed-Solomon码.对于广义Reed-Solomon码Cq(D,k),给出存在广义Reed-Solomon码Cq(B,n-k),使得Cq(D,k)与Cq(B,n-k)互为对偶码的一个充要条件.并由此构造出一类满足此条件的广义Reed-Solomon码.关键词:Reed-Solomon码;自对偶码;

关于标准Reed-Solomon码的深洞猜想的注记

Reed-Solomon码是目前广泛应用于数字通信中的一类重要的极大距离可分码.Reed-Solomon码的译码过程通常采用最大似然译码算法.对于收到的一个码字u∈Fnq,最大似然译码算法关键在于确定码字u对于码C的错误距离d(u,C).熟知d(u,C)n-k,其中n,k分别为码C的码长和维数.若d(u,C)=n-k,则称u为码C的深洞.对于标准Reed-Solomon码,2012年洪和吴提出了一个著名的Wu-Hong深洞猜想.本文借助有限域Fq上极大距离可分码的生成矩阵,在一定条件下证明了标准Reed-Solomon码的Wu-Hong深洞猜想.

低复杂度Reed-Solomon解码器在地震勘探仪器中的应用

针对地震勘探仪器,本文提出了一种RiBM(reformulated inversionless berlekamp-massy)算法的改进算法——ARiBM(area-efficient RiBM)算法。RiBM算法是一种阵列式的并行结构,其优点是解码速度快,所有处理单元的结构都相同,缺点是解码器占用的逻辑资源大。利用RiBM算法中处理单元结构相同的优势,ARiBM将RiBM算法中的运算量展开,大大提高了处理单元的利用率,降低了解码器占用的逻辑资源。大型地震采集系统具有逻辑资源要求苛刻、解码速度相对容易满足等特点,与ARiBM算法的特性完全吻合,因此,ARiBM算法有望在类似的系统中得到广泛应用。

Reed-Solomon算法在RAID6系统中的应用

本文通过对纠错编码理论及有限域数学理论的研究分析，发现利用其二者相通的性质及运算规则，可以将基于Galois域的Reed-Solomon算法应用到RAID6（Redundant Array of Independent Disk独立冗余磁盘阵列）磁盘阵列当中进行数据的恢复，并对此技术方法的性能进行了分析．

基于Reed-Solomon算法的DataMatrix条码纠错码的研究

DataMatrix是一种矩阵二维条码,具有信息密度大、容量高、面积小等优点,同时,其译码时受噪声干扰也较大,因此,DataMatrix二维条码采用了ReedSolomon算法作为纠错码,可以有效地排除干扰进行纠错。首先介绍DataMatrix条码的特点,然后详细介绍了ReedSolomon算法的原理和伽罗华域的基本运算规则和构造规则,重点分析研究他在DataMatrix二维条码中的应用,构造了他的实现算法和其纠错编码的实现电路并通过实例进行了具体的说明,同时讨论了RS的译码步骤。

一种动态可重构Reed-Solomon译码器的设计

针对RS译码器结构复杂,资源消耗大的问题,提出了一种基于动态可重构技术的RS译码器;该译码器将伴随多项式计算和钱氏搜索算法在同一个可重构模块RSCM中通过动态改变电路结构,以时分复用的方式实现;给出了基于状态机的译码控制器,实现各功能模块的调用;采用VHDL语言实现,在Quartus Ⅱ 7.2环境下进行仿真;结果表明,该译码器能有效降低硬件资源占用率,最高时钟频率达到124MHz。

一种自适应数据逐层分解的Reed-Solomon码迭代纠错方法及应用

该文针对Reed-Solomon码纠错算法计算复杂度较高、运算时间较长等问题,提出一种自适应数据逐层分解的Reed-Solomon码的迭代译码纠错方法。首先,接收码通过逐层分解将随机错误或突发错误分散于不同的子序列中,缩小突发或随机错误的查找范围;其次,制定约束规则确定错误数目,同时根据不同的伴随矩阵维数自适应选择迭代求解关键方程的方法,定位子序列中误码的位置;最后,计算正确码字,结束纠错。实验测试表明,该算法在保证不漏检误码的前提下,能够有效简化计算多项式的维数,减少计算量和复杂度,纠错时效优于DFT(Discrete Fourier Transform)算法和BM(Berlekamp-Massey)算法。特别是对2维码数据的纠错测试中,与传统算法相比,该算法纠错时效可提升一个数量级。

基于Reed-Solomon码的Data Matrix条码纠错研究

为了研究Data Matrix条码的纠错能力,首先介绍了Data Matrix条码的特点和Reed-Solomon码的基本概念;接着研究了Reed-Solomon码在Data Matrix二维条码中的应用,重点分析了Data Matrix二维条码中Reed-Solomon编、解码的基本原理与步骤,并用C语言实现它的编、解码算法;最后对Reed-Solomon码的纠错能力进行了测试。实验结果表明,Data Matrix二维条码采用Reed-Solomon码作为纠错码,可以有效地排除干扰并进行纠错。

跳时Reed-Solomon码的超宽带多址接入方式

为了解决跳时超宽带中跳时序列数目的不足,提出将Reed-Solomon码用于跳时超宽带的跳时序列,并在传送端引入预滤波的技术方案。该方案不仅可以增加跳时超宽带中跳时序列的选择,而且可以对传输信道进行预滤波,从而提高系统的整体性能和系统容量。采用IEEE802.15.3a标准信道模型,仿真了在理想RAKE接收机情况下的系统误码率和系统容量。仿真结果表明:在多用户情况下,该方法产生的跳时序列比传统跳时码序列更有效地减少了用户之间的干扰,降低了系统误码率,增加了系统容量。