多级混合极性Reed-Muller逻辑电路功耗优化

针对多级混合极性Reed-Muller(MPRM)电路功耗优化问题,提出一种基于列表法和onset法的多级MPRM功耗优化算法.对于电路的各个割集,结合列表法和多输入AND/XOR门低功耗分解模型,遍历所有极性下的二级MPRM最优功耗函数;然后在二级MPRM函数的基础上,通过onset法得到多级MPRM函数,对其中的多输入AND/XOR门进行低功耗分解.在MCNC和EPFL测试集上的实验结果表明,与原电路相比,所提算法的平均功耗优化率达到49.90%和27.87%;与二级MPRM功耗优化算法相比,该算法的平均面积优化率为20.52%,平均功耗优化率达到21.24%.

量子遗传算法在多输出Reed-Muller逻辑电路最佳极性搜索中的应用

量子遗传算法是一种融合量子计算和遗传算法优点的智能算法,常用于求解组合优化问题.本文给出多输出RM(Reed-Muller)逻辑电路最佳极性搜索方案,将量子遗传算法应用到多输出固定极性RM电路逻辑优化中.针对量子遗传算法易陷入局部极值的缺陷,结合群体灾变思想,提出一种基于量子遗传算法的多输出RM逻辑电路最佳极性搜索算法.最后对多个大规模PLA格式基准电路测试表明:该算法与基于遗传算法的最佳极性搜索相比,在优化能力、寻优性能和收敛速度等方面都有不同程度的提高.

大电路固定极性Reed-Muller逻辑快速转换算法

针对已有的列表技术在极性转换中只能解决中小规模电路的问题,提出一种基于不相交乘积项列表技术的快速转换算法.首先将待处理的逻辑函数表示为不相交乘积项之和形式;然后通过对已有的基于最大项的列表技术进行分析和改进,使得改进后的列表技术可以实现将逻辑函数从不相交乘积项的AND?OR形式向固定极性XNOR?OR形式的Reed-Muller逻辑转化.文中算法用C编程实现,并用MCNC标准电路进行测试.实验结果表明,该算法可以快速实现大电路的极性转换,并且具有运算速度对电路的输入变量数不敏感的特点.

TETRA中Reed-Muller码的大数逻辑译码方法

TETRA数字集群移动通信系统的物理层协议中采用了缩短Reed-Muller(RM)码,它与经典RM码的差异极大,无法采用Reed大数逻辑译码算法.根据正交校验矩阵的特点,提出了一种一般线性分组码的正交校验矩阵的穷举搜索算法.使用该算法搜索了缩短RM码的正交校验矩阵,对搜索速度进行了分析.证明了该码是两步完全可正交码,给出了它的Massey大数逻辑译码方法.仿真结果表明,无论是硬判决还是软判决,该译码方法的纠错性能都优于伴随式译码方法.

基于SMABC算法的FPRM逻辑电路面积优化

固定极性Reed-Muller(FPRM)逻辑电路面积优化是当前集成电路设计领域的研究热点。但现有FPRM逻辑电路面积优化方法存在优化效率低和优化效果差等问题。FPRM逻辑电路面积优化属于组合优化问题,提出一种自适应混合人工蜂群(SMABC)算法。所提算法在引领蜂搜索阶段引入细菌觅食算法中的细菌趋化行为,使引领蜂向靠近优秀蜜源的方向搜索,提高了所提算法的收敛速度;对跟随蜂的选择概率进行改进使其依据种群的变化自适应改变,提高了所提算法的全局搜索能力;对侦查蜂的转换条件进行改进,增加了侦查蜂在进化过程中的扰动幅度;且在进化过程中引入精英保留策略以提高种群质量。此外,提出一种基于SMABC算法的FPRM逻辑电路面积优化方法,所提方法收敛速度最快且面积优化率最高为54.62%,平均面积优化率为15.33%。

Reed-Muller码的大数逻辑译码及其与Viterbi算法的比较

文章首先介绍了Reed-Muller码的发展历史,以及构造其生成矩阵的特殊方法,从而对Reed-Muller进行编码。其次,重点讨论了Reed-Muller码的大数逻辑译码,这是一种适用于Reed-Muller码的简单又有效的译码方法,并举例进行了详细地阐述。Viterbi算法广泛应用于分组码、卷积码的译码,考虑到它的最优译码特性,文章运用Viterbi算法对ReedMuller码进行译码,将其性能与大数逻辑译码进行比较。由于Reed-Muller码的网格图比较复杂,文章提出一种方法,通过将线性分组码的生成矩阵转换成面向网格的形式,减少了网格图的状态数,从而降低了Viterbi译码的复杂性。

-种改进的Reed-Muller码软判决大数逻辑译码算法

研究了Reed-Muller码的大数逻辑译码算法,针对RM码大数逻辑译码算法对最高阶信息比特的糾错性能不足的缺点,提出了一种改进的软判决大数逻辑译码算法。对最高阶信息比特使用和积算法,对其它低阶信息比特使用软判决大数逻辑译码算法。仿真结果表明,提出的算法有效提高了RM码的糾错能力。

基于多数覆盖的二级MPRM函数逻辑优化

利用不相交乘积项之间逻辑"或"和逻辑"异或"可以互换的特性,该文将原逻辑函数转化成由不相交乘积项组成的二级混合极性Reed-Muller(MPRM)函数。然后通过搜索不相交乘积项的多数覆盖和检测乘积项间的位操作结果,实现了二级MPRM函数的优化。另外,该文还提出一种基于逻辑覆盖的功能验证方法也被提出用于验证逻辑函数优化前后逻辑功能的等效性。实验显示,与已发表的方法相比,该文的优化算法在保证优化效果的同时使运算速度获得了明显的改进。

基于对偶逻辑的混合极性RM电路极性转换和优化方法

针对混合极性RM(Reed-Muller)电路逻辑综合中的极性转换和极性优化问题,提出了基于对偶逻辑的极性转换和极性优化方法.从理论上证明了所提出方法的正确性,并用实验验证了其有效性和可行性.所提出方法有助于将较成熟的MPRM(Mixed-Polarity RM)极性转换和极性优化方法应用于MPDRM(Mixed-Polarity Dual form of RM).对15个基于XOR的MCNC电路进行逻辑综合然后映射到FPGA(Field Programmable Gate Array)的实验结果表明,从平均结果来看,与逻辑综合工具Espresso以及ABC的结果相比,混合极性RM电路能够获得面积和延时的优势,并且MPDRM电路极性优化结果能够得到最为优化的FPGA实现.

Reed-Muller展开系数与谱系数之间的直接转换算法

本文通过引入 p- bj 系数 ,提出了实现 Reed- Muller展开系数与谱系数之间直接互相转换的矩阵算法 .通过利用 bj图与谱系数图 ,发展了有效实现谱系数转换为 bj系数的图形方法 .

基于RM型三变量通用逻辑门的查表设计

本文讨论了逻辑函数的RM展开与分类,给出了基于逻辑函数RM展开的三变量函数P分类表、接线顺序表以及P分类代表函数的接线方案。在此基础上提出了基于RM型三变量通用逻辑门的查表设计方法,并给出了具体设计实例。

一种实现Reed-Muller展开系数与谱系数相互转换的有效算法及其图形方法

通过引入 p bj系数 ,将模 2运算中“1”的个数信息包含其中 ,提出了一种实现Reed Muller展开系数与谱系数之间直接相互转换的有效算法 .在此基础上 ,结合bj系数图与谱系数图的特点 ,建立了实现bj系数图与谱系数图相互转换的规则及步骤 .在变量数较少时 ,图形转换方法具有直观、便捷等特点 .最后以函数对称性的检测为例讨论了它的应用 .Reed Muller展开系数与谱系数之间直接相互转换算法的建立为进一步研究两种展开形式之间的关系提供了有效的途径 ,同时也给两类系数的计算以及为一些数字逻辑问题的解决提供了新的方法 .

混合RM-DRM逻辑及其在可逆电路综合中的应用

为获得布尔函数的紧凑逻辑表示,进而改善综合所得电路的质量,提出一种混合Reed-Muller和对偶Reed-Muller(RM-DRM)逻辑模型。基于海明距离对立方体集合进行划分来构建函数的混合RM-DRM逻辑表示,并利用对偶原理借助EXORCISM-4工具对混合RM-DRM逻辑进行化简。最后将混合RM-DRM逻辑作为结构表示模型应用于可逆电路综合。实验结果表明,与采用RM逻辑作为表示模型相比,混合RM-DRM逻辑模型的采用可以降低某些函数综合所得可逆电路的量子成本,并且能够降低RevLib库中的134个函数综合所得可逆电路的平均量子成本。

适合RM逻辑实现的逻辑搜索和拆分算法

针对以往算法在搜索适合Reed-Muller(RM)逻辑实现的逻辑子覆盖中存在的不足,提出基于不相交乘积项的搜索方法.该方法通过将逻辑函数转化为不相交乘积项的集合,并搜索符合约束条件的不相交乘积项的多数覆盖以及根据乘积项之间的位操作结果,将逻辑函数拆分成二部分,使之分别适合RM逻辑实现和传统布尔逻辑实现.提出的算法用C编程实现,并用MCNC电路测试.实验结果表明,相比于以往的方法,提出的算法能够有效扩大搜索范围,并且具有运行速度快且对逻辑函数的输入变量数量不敏感等特点.

基于或-符合运算Reed-Muller展开系数的对称变量检测算法

针对或-符合代数系统中缺失对称变量检测的有效方法等问题,提出了该代数系统基于或-符合运算Reed-Muller展开系数的十二类变量对称性检测算法。该算法通过分析逻辑函数关于变量xi、xj展开的子函数系数矩阵和或-符合运算Reed-Muller展开系数按变量xi、xj组合分解系数矩阵的对应关系,揭示了任意两变量间各类对称性所满足的分解系数矩阵的约束条件,提出了各类逻辑变量的对称性检测步骤。应用结果表明,与传统方法相比,免去了从逻辑函数的CRM展开式变换为最小项展开式或RM展开式的变换域转换过程,也解决了在该域中图形方法检测的完备性问题,具有简单、直观、完备及适合计算机编程等优点。

三值Reed-Muller变换的新算法

本文研究了矩阵的Kronecker积的混合积性质,利用有限域上矩阵的乘积分解,对于三值Reed-Muller展式系数向量和真值向量之间的变换矩阵,提出一种新算法,其结果改进了Green的工作,大幅度地减少3模了加和模3乘的次数。

RM逻辑伪装门的硬件混淆设计

为了提高集成电路抗逆向工程的能力,通过对逻辑混淆技术的研究,提出了一种基于Reed-Muller伪装门的逻辑混淆设计方案。该方案首先在同一版图上采用不同虚拟孔配置实现基本单元异或门/与门逻辑功能,并提取逻辑混淆单元的特征信息制作标准单元库;然后利用随机插入算法将混淆标准单元电路应用于电路网表;最后采用基准电路验证所提方案的有效性。仿真结果显示,Reed-Muller逻辑伪装门比标准单元库的版图相似度提高了14.36%,而较大规模测试电路功耗额外开销仅为2.36%。仿真结果表明,所设计的伪装门可以有效地防御逆向工程,提高了电路的硬件安全。

基于不相交项并行列表技术的FPRM实现

针对传统列表技术在逻辑函数从AND/OR形式转化成固定极性Reed-Muller(FPRM)过程中只能处理小规模电路的不足,该文提出一种基于不相交乘积项的并行列表技术。该技术能有效避免转化算法因逻辑函数输入变量增加引起最小项数量激增而导致效率低下甚至无法工作这种情况。另外,不同于已发表的用于实现大电路的转化算法,待处理的电路结构对该方法的性能影响很小。提出的算法用C语言编程实现,并用MCNC标准电路进行测试。实验结果表明所提算法可以对更大规模电路实现快速FPRM转换,并且算法速度对电路输入个数不敏感,但与待处理逻辑函数的不相交乘积项的数量有关。

逻辑函数适于双逻辑实现的探测算法

提出一种判定逻辑函数是否适于双逻辑实现的探测算法,直接从XOR逻辑的特点出发,即2个汉明距离为2的最小项可以由XOR逻辑表示.通过计算函数最小项之间的汉明距离分析其所具有的逻辑模式,给出探测适用于双逻辑实现的判断条件.该算法已用C语言实现,并应用于MCNC benchmark电路的判定测试,实验结果验证了其有效性.

基于不相交乘积项的逻辑探测和拆分算法

针对以往逻辑探测算法存在的不足,提出了一种基于不相交乘积项的逻辑探测和拆分算法.该算法通过将逻辑函数的乘积项转化为不相交乘积项,并结合不相交乘积项之间海明距关系将不相交乘积项拆分成互不相交的二部分,使之分别适合RM逻辑综合和布尔逻辑综合.通过对拆分结果分析,本文进一步提出了一种新的逻辑探测方法.实验结果表明,本文的判别结果能对电路综合过程中的逻辑选择提供一个良好的指导作用.