用Spartan^(TM)-Ⅱ FPGA实现Reed-Solomon编码/译码方案

本文简述Ｒｅｅｄ－Ｓｏｌｏｍｏｎ纠错理论及用Ｘｉｌｉｎｘ Ｓｐａｒｔａｎ^（ＴＭ）－Ⅱ系列ＦＰＧＡ实现Ｒｅｅｄ－Ｓｏｌｏｍｏｎ编码／译码方案。

“编码与译码”三级工程项目体系的设计研究

数字技术基础课程是大电类必修的专业基础课程,编码器与译码器是其中重要的教学内容。传统的教学方案存在着知识点碎片化、理论与实践分离等问题,文章将编码器与译码器这两部分教学内容进行了融合,用“小-中-大”三级工程训练项目重构教学内容,由浅入深地培养学生形成“知识点-知识链-复杂系统”的工程思维模式,并通过对项目设计方案的不断改进、逐级优化,“螺旋递进”地培养学生解决复杂工程问题的能力,从而实现学以致用、知行合一的教学目标,提高教学效果与人才培养质量。

基于CDIO理念的信源编码与译码课程教学模式改革

为了提高信源编码与译码课程的教学质量,增强学生在实际工作中对编码信源进行分析和还原的能力,针对当前课程的现状和存在的问题,提出一种基于CDIO教育理念的信源编码与译码课程教学模式。该模式将从教学目标、教学计划、教学体系和教学效果评价等多个方面进行改革。以语音参数编码与译码为例,详细描述项目式教学的具体实施过程,并对教学改革的效果进行分析。基于CDIO理念的信源编码与译码课程教学模式改革,不仅激发了学生的学习兴趣,还加快了学生逆向思维能力的培养,提升了他们对未来工作岗位的适应能力。

极化码的Reed-Solomon内核软判决译码

极化码的极化速率与译码复杂度取决于其采用的内核。本文考虑了具有Reed-Solomon内核的极化码的有效软判决译码问题,提出了一种基于分圆FFT算法的内核分解,结合逐次抵消译码算法能够实现对数似然比的近似最佳评估,并且降低了译码复杂度。数值仿真结果表明,利用Reed-Solomon内核的极化码的软判决译码的帧错误率性能优于传统的Arikan内核的极化码。

基于编码分布式快速哈达玛变换的多元LDPC码译码算法研究

尽管多元LDPC码纠错性能优异且能抗突发错误,但高译码复杂度仍制约了其实际应用。在其经典的FHT-QSPA译码中,快速哈达玛变换(FHT)及其逆变换(IFHT)是校验节点更新的主要瓶颈。基于此,提出了基于系统型MDS码的编码分布式FHT方案。该方案在主节点上将信道概率建模为矩阵并对其进行切分,再编码生成冗余子矩阵;其后,将所有子矩阵卸载到从节点并行执行FHT和IFHT,然后将计算结果传回主节点并完成最终译码。编码冗余的嵌入克服了节点掉队问题,稳定地提升了变换效率,从而加速了整个译码过程。与先前的编码矩阵乘法方案相比,所提方案编码复杂度更低、译码恢复数值精度更高,并保持了高效蝶形运算结构,降低了从节点计算复杂度。耗时对比和译码性能分析表明,所提方案相比传统单节点FHT方案快了约3.8倍,大幅提升了FHT-QSPA译码效率,且没有译码性能损失。

软判决译码在多进制扩频通信系统中的应用

扩频通信技术能有效提高系统抗干扰能力,因此得到广泛应用;随着频带资源越来越拥挤,多进制扩频因其能够很好的对带宽和传输速率折中,越来越受到关注;同步一直是多进制扩频技术中的关键技术,对采用同步头同步法以及参考信号同步法的误码性能进行对比;系统采用软判决方式做数字调制解调输出提供给译码器,从对数似然比出发,提出一种适用于多进制扩频系统的次最优的软信息提取方式,分析了分别采用硬判决和软判决对系统带来的影响;仿真结果表明,单纯提取软信息后判决的方式对系统误码性能的提升不明显,在误码率BER=1×10^(-3)时,相比硬判决有0.2 dB左右的增益;加入卷积编码后,仿真参数不变分析对整个系统的性能改善时,相比于DSSS(Direct Sequence Spread Spectrum,直接扩频系统)系统的误码性能有5.2 dB左右的提升,软判决译码比硬判决译码有大约1 dB的增益;而考虑到编码效率,单独的分析软判决和硬判决对系统的误码性能的影响时,结果表明,在信噪比较高的信道环境下系统的误码性能得到较大改善,在误码率BER=1×10^(-3)时软判决译码比硬判决译码有0.7 dB左右的增益,软判决译码对整个系统的误码性能有2.5 dB左右的增益的。

5G通信中Polar码的编译码研究和应用

为了优化第五代通信技术的实现复杂度和信息传输速度,基于信道极化现象的Polar码逐渐受到了关注与研究,并产生了诸多行业标准以及研究成果。近年来,Polar码编译码技术的发展与优化促进了第五代通信技术的普及,而新一代通信技术的快速应用也推动了底层编译码技术的进一步更新。文中通过回顾Polar码编译码技术的研究历史,总结了第五代通信中相关技术的研究现状与脉络,在此基础上深入分析和讨论了当前编译码理论的问题与需求,提出了未来通信技术中底层编译码理论的研究趋势。

基于单调排序与并行选择的连续删除堆栈译码器的硬件实现

极化码得益于其较低的复杂度和灵活的构造,成为了当今最为流行的信道编码方式。然而,与其他信道编码的译码算法相比,极化码中的连续删除(Successive Cancellation, SC)译码算法的性能较差。为了解决这一问题,连续删除列表(Successive Cancellation List, SCL)、连续删除堆栈(Successive Cancellation Stack, SCS)等基于连续删除译码的改进算法问世,并显著地改善了其纠错性能。其中,连续删除堆栈译码算法是以更高的复杂度为代价的,特别是在路径选择过程中。本文提出了一种新型的路径选择硬件架构,该架构通过对路径信息分组存储,用分组单调排序与并行比较相结合的策略进行最优路径选择,降低了硬件资源消耗的同时提高了路径选择的硬件效率。最后在现场可编程门阵列(Field Programmable Gate Array, FPGA)上实现了该架构,硬件实现结果验证了本文提出的架构与现有的SCS译码器拥有相近的纠错性能的同时,整体资源开销在查找表(Look Up Table, LUT)、寄存器(Register)和块随机存储器(Block Random Access Memory, BRAM)上分别减少了24.06%,56.42%和39.29%,吞吐率提高了24.38%。

LDPC编译码器设计与FPGA实现

设计了基于CCSDS标准下的码字为(8176,7154)、码率为7/8的低密度奇偶校验码(LDPC)的编码器和译码器,并在FPGA开发板上进行了硬件实现。基于直接编码理论,用伪随机序列发生器产生信息位进行编码,以循环移位寄存器为编码器的核心,采取移位寄存累加器(SRAA)结构实现了快速编码运算。将编码后的数据在MATLAB中进行信道仿真后,基于比特翻转译码算法原理设计了一种译码迭代次数可变的硬判决译码器,避免了在超过或接近译码极限时硬判决译码的误码率会随迭代次数增加而大幅上升的情况。然后,在不同信噪比条件下比较了译码性能,译码器在连续传输两帧数据时能纠错85位左右错误码字。最后,在工作频率200MHz的条件下进行了编译码器的硬件实现测试,证明了该译码器具有良好的译码性能和较低的硬件复杂度。

无线通信中的LDPC编码技术研究及其性能评估

深入研究了无线通信中的低密度奇偶校验(LDPC)编码技术,并对其性能进行了全面评估。LDPC编码作为一种高效的纠错编码方式,在无线通信领域具有广泛的应用前景。研究对规则LDPC码在高斯白噪声信道中的性能进行了分析和仿真,结合规则LDPC编码的特点,采用标准BP译码算法进行译码,并从校验矩阵结构、译码的迭代次数及码的长度和其实现复杂度等角度进行比较分析,进而针对在无线通信中构造具有更高实用价值的LDPC编码提出了方法。

无线传感器网络应用简单Reed-Solomon编码的低能耗和低时延可靠数据收集方案

无线传感器网络的数据链路层和物理层通常采用低功率低数据率的IEEE 802.15.4标准,其节点由能量极为有限的电池供电,且无线链路易丢包,而且在无线传感器网络的一些应用中,需要在给定的时间内将数据汇集到基站,因此,设计一种节能、低时延且可靠的数据收集方案对无线传感器网络的应用极为重要.文中利用Reed-Solomon(RS)编码以提高数据传递可靠性,致力于将能耗、数据收集率、数据收集时延、数据包编码方案整合为一个优化问题;给出了简单RS码字即S-RS码字集合,证明了该码字集合中任何n个码字是线性独立的;详细叙述了基于S-RS码字集合以及段内编码和段间编码的数据收集策略即S-RS数据收集策略的具体步骤;利用概率论推导出了S-RS数据收集策略的总能耗、数据收集率和时延公式,并依此建立了时延和数据收集率约束下的能耗最小化这一优化问题.该优化问题可行解空间很小,可以通过穷举法获得最优解.通过求解该优化问题,节点能够设置最优的数据包编码和重传参数,使得在时延和数据收集率约束下能耗达到最小.数值分析与仿真表明,S-RS数据收集策略能够以较低的能耗达到较高数据收集率和较低时延要求.此外,可以利用导出的总能耗、数据收集率和时延,通过优化S-RS数据收集策略的参数,最大化数据收集率,最小化时延,也可以同时对总能耗、数据收集率和时延中的两者或三者进行优化.

一种高速自适应Reed-Solomon译码结构及其VLSI优化实现

该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18μm CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。

基于Reed-Solomon算法的QR码纠错编码

分析了Reed-Solomon算法原理和伽罗华域的基本运算规则，构造了算法和纠错编码的实现电路,并简要讨论了QR码的纠错能力。

基于Galois域Reed-Solomon码的数据包层FEC编码软件实现

本文提出一种基于Galois域Reed-Solomon码的数据包层FEC编码软件实现方法。文中利用Galois域的运算封闭性和Reed-Solomon码的变换特性解决了FEC编码等字长变换问题;通过查找表实现多项式运算,有效降低多项式运算的复杂度,提高了软件FEC编码的效率;文中还介绍了查找表的生成方法。实验表明,基于本文所提出的方法,能够用软件实现高效的数据包层FEC编/解码。

移动衰落信道中多级编码的多级译码与并行译码的性能比较

本文在计算了多级编码系统中各等价信道的信道容量的基础上[1] ,选用BCH码为分量码 ,比较了两种不同的译码方法 :多级译码 (MSD)和并行译码 (PDL)在AWGN和Rayleigh衰落信道中、采取三种集分割方案。

Punctured(2,1,N)系列卷积码的编码及其Viterbi译码的软件实现

给出了由 (2 ,1,N)系列卷积码作为母码产生的punctured卷积码的编码及其Viterbi译码的软件实现方法 ,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法 。

一种新型光电轴角编码器译码方法研究

针对光电轴角编码器的光电流信号变化对传统译码电路结果有很大影响的问题,提出了一种新型译码方法及其硬件电路实现。该方法采用全数字方案获取编码器的原始信息,自适应地改变译码算法所需的关键参数,对环境变化等因素进行补偿。为了获得最佳的滤波效果,使滤波器参数随转速改变,对粗码信号进行智能滤波处理。在空间激光链路的高精度编码器应用中,此方法大大减少了译码电路调试和光电编码器机械装调的工作量,降低了由各种环境变化和干扰造成的误码率。

二维条形码编码与译码的计算机实现

介绍了 PDF41 7二维条形码的特点和编码规则 ,详细阐述了用计算机实现其编码的原理和方法 ,并采用具体实例介绍了设计步骤 ,给出了可同时实现中英文编码的程序设计方法。译码采用 CCD整图读取条码图像 ,用计算机进行图像分析、特征提取 ,完成译码的实现方法。实验证明该方法可有效提高译码准确率。

遥控编码芯片PT2262的单片机译码模块

台湾普城公司生产的PT2262,PT2272是一对很好的遥控编码、解码芯片,但改变PT2262的地址和发射控制端TE的控制,需要几个开关同时动作,给用户带来不便。给出了用廉价单片机AT89C2051代替PT2262实现功能的方法,用软件来处理开关的动作,操作简便易行。

RS码的时域编码/频域译码技术

提出一种RS混合编译码技术———时域编码/频域译码,对照单纯的时域编译码和频域编译码分析了其优越性。这种编译码技术可广泛应用于数字电视信号的传输及其它数字通信场合。