基于BCD工艺的LIN总线收发器设计

针对汽车内部复杂的控制节点与严苛的通讯环境,设计了一款抑制电磁干扰的局域互联网络(Local interconnect network, LIN)总线收发器芯片。基于90 nm BCD高压工艺,采用双向静电放电保护、分段电流驱动、共源级隔离驱动以及总线反馈技术提高系统可靠性。测试结果表明芯片性能符合LIN总线物理层协议规范要求,实现了高低电压域的转换;同时具有良好的抗干扰能力,信号占空比最大变化仅为2.8%,电磁辐射比标准限制值低28 dBμV,达到车用LIN总线通讯相关标准要求。

基于FPGA的光收发器监测技术研究

继电保护设备中使用了大量的光收发器,用于设备内部和设备间的通信。现阶段,光收发器失效主要分为两种情况,针对其完全失效继电保护设备已有成熟的反措方案,但是其不完全失效可能会导致通信报文单帧刷屏、误报和网络堵塞等严重问题,影响继电保护设备的正常运行,对整个系统产生不利影响。本文针对光收发器不完全失效的问题,基于FPGA芯片设计了光口数据监控机制,解决了光收发器异常导致继电保护设备可靠性降低的问题;针对双监控链路,设计了切换方案,实现了A、B系统监视的无缝衔接,最后依托硬件平台验证了方案的有效性。

无线技术畅享舞台——Arena 2000效果器&恩雅WB1收发器

近两年国产电声乐器行业竞争激烈,四大品牌大显身手,形成了自己的一些独特优势,比如Joyo做电源与效果板子,Nux做无线收发器,Hotone做综合效果器,Mooer做生态交互等。随着研发技术越来越成熟,国内外知名度提升,价格自然也是水涨船高,效果器甚至达到四千多元的售价,虽说加入很多新功能、新算法,但对于绝大多数人的使用场景来说确实不能物尽其用。

基于通用异步收发器的高速SerDes测试

提出了一种基于通用异步收发器(UART)的高速串行解串器(SerDes)的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层(PHY)的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。针对待测的SerDes IP制定测试方案,此方案将UART等模块与待测IP级联,并通过UART模块将SerDes调试所需的配置参数传输到PHY的控制寄存器,从而在控制寄存器的控制下完成对PHY内部寄存器的读写操作。在1.25 Gbit/s、20 bit的工作模式下,完成对SerDes误码率的测试,实现了对SerDes芯片参数的动态调试,大大减少了测试复杂度和测试时间。

一种波特率自动校准的通用异步收发器设计

阐述基于硬件描述语言设计了一个波特率自动校准的通用异步收发器。采用硬件法实时监测接收端波特率并更新分频系数,实现对接收波特率的自动校准。采用验证方法学对模块整体进行仿真验证,回归测试表明该设计可以实现数据串并转换功能,并且在收发双方波特率存在一定误差时,可以有效抑制接收数据时采样点的偏移。相比于传统异步收发器,可以在非标准波特率场景下更准确地采样数据。

基于ATE的千兆以太网收发器芯片测试方法

千兆以太网收发器芯片是一种最高能支持1000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输出的数据,测试结果验证了千兆以太网收发器芯片的功能正确性。

基于14 nm FinFET工艺的高速串行收发器IP核设计与实现

基于SMIC(中芯国际)14 nm CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺,设计实现了速率最高可达28 Gb/s的串行收发器IP核(Intellectual Property core,一种具有知识产权的特定电路功能模组)。为了能够处理复杂应用场景,损耗高于30 dB的信号链路,发送端引入了多Tap(抽头系数)的FFE(Feed Forward Equalization,前向反馈均衡器),接收端引入连续线性均衡器和自适应的多Tap数字DFE(Decision Feedback Equalization,判决反馈均衡器),2种均衡相互配合,实现高速传输信号的均衡需求;为了降低功耗,发送器的驱动器避免使用传统的电流模结构,采用新型SST(Source-Series Terminated,源端串联端接)的驱动器结构,实现高速的同时,可以充分利用FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)的工艺特性,降低功耗且缩小芯片面积。测试表明,该高速串行收发器IP核每通道面积为0.53 mm^(2),每通道功耗为275 mW,发送和接收电气特性均符合协议要求。

基于ATE的RS 485收发器差分端口BPMU递归算法

基于ATE的测试方法能准确测试芯片的电性能参数,已成为RS 485收发器量产中测试的重要技术手段。文中基于Teradyne ATE测试系统设计的BPMU递归算法实现了对RS 485收发器差分端口参数的稳定测试,其准确的测试结果主要依靠基于Teradyne ATE测试系统设计的测试硬件,以及BPMU递归算法对比其他测试方法的优越性。该测试方法通过基于ATE设计具有良好逻辑的测试硬件和测试算法,从而提高RS 485收发器差分端口参数的测试准确性和可靠性,这也是芯片测试技术的发展方向。

ST车规电源管理IC集成CAN FD和LIN收发器简化车身控制器设计

意法半导体的SPSB081车规电源管理IC的功能非常丰富,堪称车规电源管理芯片中的瑞士军刀,片上集成一个固定电压的主低压差稳压器(LDO)、一个可配置的辅助LDO稳压器、4个高边驱动器、一个CAN FD收发器和一个选配LIN收发器。该系列电源管理芯片有多个静态电流很小的待机模式和可配置的本地或远程唤醒功能,有助于最大限度地降低系统功耗。片上集成的电源和收发器有助于简化车身控制器设计,适用于天窗、座椅、尾门、车门和照明模块。这些控制器的适用性非常出色,还适用于网关、HVAC暖通空调控制器、无钥匙进入系统、远程信息处理控制单元和控制面板。

Microchip推出新型工业千兆位以太网收发器

工业自动化系统开发人员正寻求从依赖专有的过程同步解决方案转向基于标准的解决方案,以提供更广泛的兼容性并降低设计成本。为了提供关键的过程同步,Microchip Technology Inc.(美国微芯科技公司)宣布推出符合IEEE 1588v2精确计时协议标准的LAN8840和LAN8841千兆位以太网收发器。LAN8840/41以太网器件支持Linux驱动程序,提供灵活的以太网速度选项,包括10BASE-T、10BASE-Te、100BASE-TX和1000BASE-T。

基于串并收发器技术的照射制导2.5 Gbit/s光电系统

针对当前照射制导设备数据传输能力存在的问题,文章提出了一种基于串并收发器技术、传输速率为2.5 Gbit/s的光电通信系统设计。该设计以串并收发器为核心,采用光纤传输与现场可编程门阵列(FPGA)软件结合的方式对网络报文控制数据、状态采样数据和同步时序信号等不同速率和接口形式的数据进行组帧和解帧处理,最终实现了高速光电系统的通信。测试结果表明,该系统大幅提升了阵面数据信息的传输和处理速率,同时降低了传统阵面与地面通信系统的硬件设备数量和繁杂度,突破了阵面与地面间的传输距离限制。

解析IEC 62228-7:2022中CXPI收发器静电放电试验方法

本文对集成电路CXPI收发器的静电放电试验方法进行了分析,对静电放电的试验配置和方法要求进行了总结,详细阐述了在接触放电试验过程中的测试流程,为相关测试人员提供借鉴。

基于FPGA的高速串行收发器TLK2711全双工通信协议设计

针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,对设计的协议进行了功能仿真和实物测试,经测试该通信协议在TLK2711硬件的基础上能够实现最高2.7Gbps的数据传输速率,误码率小于10^(-12)。

ADI ADN4693E-1多点低压差分信号(M-LVDS)收发器解决方案

ADI公司的ADN4693E-1是一款多点低压差分信号(M-LVDS)收发器(驱动器和接收器对),工作速率最高可达200 Mbps(100 MHz)不归零(NRZ).接收器可在该器件的共模电压范围内利用低至±50 m V的差分输入检测总线状态.从总线引脚上实现高达±15 k V的静电放电(ESD)保护.ADN4693E-1遵循M-LVDS的TIA/EIA-899标准设计,为TIA/EIA-644LVDS器件添加了额外的多点能力.

基于LON现场总线技术的电力线收发器PLT-22的设计

LonWorks开发技术是用于开发监控网络系统的一个完整的技术平台。介绍了神经元芯片的基本结构及I/O配置,神经元芯片可提供单端、差分和特殊应用模式3种网络通信方式,便于现场工业设备的联网通信。分析了电力线收发器PLT-22的应用,硬件电路由电力线收发器PLT-22、神经元芯片和MAX186组成,软件采用NeuronC专门为神经元芯片设计的程序语言编写,给出了程序流程图及关键的程序代码。实际应用表明:基于LonWorks电力线收发器PLT-22智能数据测控节点通信性能好,电力网络能够用于控制数据的传输。

利用光纤收发器实现远程高速数据采集

根据同步串行传输原理,利用光发射/接收器件设计成光纤传输系统,将从数据源得到的数据进行远程高速传输,并在高帧频CCD图像远程采集系统中得到了成功的应用。

RS-485全工收发器芯片的设计

介绍了一种基于CMOS工艺的低功耗RS-485全工收发器芯片的工作原理及其电路与版图的设计.该芯片采用单一5 V供电电源,其待机功耗小于1 nA,采用限摆率技术将最大通信速度降低至250 Kbit/s,最大通信距离提高到400 m,同时满足可带24个负载的要求.芯片内设的短路保护、开路保护、雷击保护、过温保护等电路可保证收发器在恶劣的应用环境下正常工作.

矿井信号收发器通信模块设计

针对目前井下信号收发器存在信号传输距离短、传输速率低、抗干扰能力差、功耗大等问题,设计了一种基于RS485串口通信技术和无线WiFi技术的矿井信号收发器通信模块。该模块采用WinCE嵌入式系统,与井下监控终端通过RS485接口进行基于Modbus协议的数据通信,将监控终端采集到的数据通过WiFi网络以TCP/IP协议发送至无线接入点,并与井上监控中心服务器进行数据双向通信。测试结果表明,该信号收发器通信模块具有较高的数据传输实时性和可靠性。

三态光纤通信收发器的设计与实现

针对三态光纤通信的原始设计光路图,依据可控光源的特点和时间冗余技术,提出了2种相应的光路简化方案,得到了较易实现的工程光路图,通过液晶器件实现偏振键控,以嵌入式系统控制液晶器件的显示,制作了一台三态光纤通信收发器,实现了单工、单光纤、单信道的三态光纤通信。试验证明了三态光纤通信原理的正确性和可行性,为三态光纤通信走向实用奠定了实验基础。

电流耦合型人体通信准静态建模与收发器设计

建立电流耦合型人体通信准静态场的电磁模型,为收发器设计提供理论指导。采用有限元方法建立包含电容效应的人体上臂模型,分析人体内部耦合电流的传输特性。以FPGA为平台设计出FSK调制器、全数字锁相环位同步电路和信号解调器,并辅以发送端低通滤波、信号保持和接收端前处理电路,构成电流耦合型人体通信收发器。模型的传输增益特性具有高通特性,在100 kHz以下与实验数据具有较好的一致性。收发器可以5 Kb/s速率实现数字基带信号的可靠通信。建模与设计工作为电流耦合型人体通信的实现提供理论与实践依据。