A High Efficiency Hardware Implementation of S-Boxes Based on Composite Field for Advanced Encryption Standard

The SubBytes (S-box) transformation is the most crucial operation in the AES algorithm, significantly impacting the implementation performance of AES chips. To design a high-performance S-box, a segmented optimization implementation of the S-box is proposed based on the composite field inverse operation in this paper. This proposed S-box implementation is modeled using Verilog language and synthesized using Design Complier software under the premise of ensuring the correctness of the simulation result. The synthesis results show that, compared to several current S-box implementation schemes, the proposed implementation of the S-box significantly reduces the area overhead and critical path delay, then gets higher hardware efficiency. This provides strong support for realizing efficient and compact S-box ASIC designs.

AES-128中S盒变换的量子线路优化

使用空间资源优化的量子Karatsuba乘法来优化实现AES-128中的8×8 S盒变换,同时引入了衡量时间资源代价和空间资源代价折衷的指标——量子比特数目与T门深度之积。对实现8×8 S盒变换的分析表明,利用空间资源优化的量子Karatsuba乘法的求乘法逆线路具有更优性能,其Toffoli门数目、量子比特数目、量子比特数目与T门深度之积更优。此外,使用加窗量子查表方法,进一步优化了求乘法逆以及实现S盒所需的量子资源。在此基础上,基于Qiskit分析验证了所需的量子资源。

一种基于Hierarchy LUT的可重构S-box实现方法

基于查找表方法构建的Substitution box (S-box)在可重构分组密码实现中广泛使用,然而因消耗的资源过大,其面积利用效率低。为提高可重构S-box面积利用效率,提出一种基于4R/1W存储结构的分层查找表(Hierarchy LUT),构建可重构S-box。所提出的4R/1W存储结构能减少存储单元的例化数量,提高存储密度。在40nmCMOS工艺下,实现基于HierarchyLUT的可重构S-box,其面积利用效率得到改善,对比TableLookupUnit (TLU)和Memory Sharing的可重构S-box方案,效率分别提高了51.76%和6.88%。

基于Feistel-NFSR结构的16比特S盒设计方法

为构造具有强安全性的16比特密码S盒,将Feistel结构和NFSR相结合,设计一种4轮的平衡二分支Feistel-NFSR新结构,任意选取4个AES算法S盒仿射等价获得的8比特S盒作为轮函数,增加结构的可变性;设计2个NFSR组件提高结构的扩散效果;并通过遍历搜索16比特S盒.基于GPU技术实现对16比特S盒的非线性度、差分均匀度的并行计算,提高对所构造S盒的性质的评估效率.测试结果表明,新构造的16比特S盒满足双射性且代数次数达到最优15,非线性度最高为31986,差分均匀度最低为18,信噪比最低为146.423,具有较好的抵御数学攻击和差分能量攻击的能力.

基于L-M-NFSR结构的16比特S盒设计方法

S盒是分组密码算法的重要部件,为密码算法提供非线性变换,S盒的安全强度在一定程度上决定着密码算法的安全强度。为构造具有优良密码学性质的16比特S盒,设计一种以Lai-Massey结构和非线性反馈移位寄存器(NFSR)组件相结合的L-M-NFSR新结构。该结构以与高级加密标准(AES)算法S盒仿射等价的8比特S盒作为新结构的轮函数,减少设计的复杂性并提高结构的可变性;左右分支各增加一个迭代少量拍数即可符合严格雪崩特性的NFSR组件用于提高结构的扩散性;通过3轮迭代和遍历生成16比特S盒。进一步地,基于该结构,以AES算法S盒仿射等价新生成的8比特S盒替换轮函数中的8比特S盒,可方便地生成大量新的16比特密码S盒。为提高对所构造16比特S盒性质的评估效率,采用图形处理器(GPU)进行并行计算,测试结果表明,所生成的16比特S盒具有较优的密码学性质,均满足双射性,代数次数为15,非线性度最优为31992,差分均匀度最低为18,信噪比最低为146.712,具有较好地抵御数学攻击和差分功耗分析的安全性。

实现AES算法中S-BOX和INV-S-BOX的高效方法

介绍了AES中的S-BOX和INV-S-BOX的算法原理,分析目前广泛使用的实现S-BOX和INV-S-BOX的三种方法:直接查表法,扩展欧几里德算法和基于复合域GF((22)2)2)的算法。对直接查表法和基于复合域GF((22)2)2)的算法进行改进,提出了两种改进电路结构。通过综合仿真,给出了按照上述方法实现的硬件电路的面积和关键路径上的时间延迟。结果表明,提出的两种新实现方法与传统实现方法相比,电路面积分别有28%和22%的优化。

一种基于有限域求逆的S-Box实现算法

S-Box是AES密码算法硬件实现的关键,目前主要有两种实现方法:一种是基于查找表,一种是基于有限域求逆。文章首先经过数学变换将有限域GF(28)上的元素映射到有限域GF(24)2上,并把GF(24)2上的一个元素变换为GF(24)上的两个元素的线性运算。在此基础上,把GF(28)上的求逆问题转化为GF(24)上的求逆,从而提出了一种基于有限域求逆的低硬件开销的S-Box实现算法。该算法和查找表实现相比,面积减少了57%,适用于诸如智能卡、移动设备等对面积要求比较严格的场合。

AES的结构及其S-box分析

分析了 AES的加解密原理和密钥生成器的结构 ,S- box的分布特性。指出了 AES与其密钥生成器之间存在一种结构上的同步性 ,这种同步性可能成为 AES的弱点 ;AES的 S- box具有短周期 ,不具有良好的分布特性。这给 AES的密码分析提供了可能 ,也许会成为 AES的致命弱点。

AES加密算法中S-BOX的算法与VLSI实现

基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现。设计上基于中芯国际(SMIC)的0.18滋m1P6M设计工艺,经过电路设计与验证、电路仿真、版图设计与验证、版图后仿真得到最终物理版图实现。经过与基于自动综合和布局布线得到的设计的时延和面积的比较,证明该设计是有效的。

一种基于离散混沌系统的S-Box候选算法设计

S-Box是现行分组密码中唯一的非线性部件,主要提供了分组密码算法中必需的混淆作用,其密码强度决定了整个分组密码的安全强度。为进一步提高S-Box的强度,结合离散混沌系统的内在随机性、有界性、非周期性及对初始条件和参数极度敏感等特点,提出一种采用多混沌映射和交叉映射生成S-Box的生成算法。实验分析表明,该算法生成的样本密钥敏感性强,随机性好,既能较好地满足S-Box设计所要求的各项准则和特性,安全性高,同时又能降低计算复杂度,提高计算速度,且易于生成和扩展,因而是一种性能良好的S-Box候选算法。

基于多目标遗传算法的8×8 S盒的优化设计方法

混沌系统具有非线性、伪随机性、初始值敏感等特性,为基于动力系统构造性能良好的S盒提供了基础,进一步保证了分组加密算法安全性.目前,基于混沌构造S盒的方法大多数针对单个性能指标进行优化,难以获得全面的性能提升.针对此问题,结合混沌映射与多目标遗传算法,提出了一种新的S盒设计方法.首先,利用混沌映射的特性产生初始S盒种群;然后,以S盒的非线性度和差分均匀性为优化目标,基于遗传算法框架对上述两指标进行优化.针对S盒的特点,在优化算法中引入了交换操作,设计了新的变异操作以及非支配序集计算,有效提升了S盒的非线性度和差分均匀性.实验结果表明该算法产生的S盒其差分均匀度为6,非线性度值至少为110,有效提升了S盒的综合性能.

用Dillon方法构造完全bent型S-Box

bent函数是一类具有良好密码特性的编码组合函数,而S-box既可以对块密码的明文也可以在流密码中作为对密钥流的加密装置。将bent的优良性质带入S-box是一个很有意义的研究课题。以前用函数序列半群和置换群来构造bent型S-box。现通过陪集方法得到bent函数组,又利用适当的指标函数来构造S-box,使得其中任意一个部分组的非零线性组合仍然是bent函数,从而保证S-box的输出端具有很高的密码强度。

苹果花粉F-box基因MdSLFB9克隆与鉴定

根据茄科、蔷薇科及玄参科植物中多个花粉特异性表达的F-box基因同源序列设计兼并引物,从苹果品种‘红玉’花粉cDNA中克隆得到了3个全长基因序列Jt1、Jt2和Jt3。序列比对结果显示,3个基因在N-端都有保守的F-box基序,表明其为F-box蛋白基因家族成员。RT-PCR组织特异性、单元型特异性及连锁遗传分析结果发现,3个基因均在‘红玉’花粉中特异性表达,Jt1具有单元型多态性,并在‘澳洲青苹’ב红玉’杂交后代中与S9-RNase基因连锁遗传,推测认为Jt1是苹果自交不亲和性S9-单元型特异性表达的花粉S-决定子候选基因,命名为MdSLFB9(GenBank登录号为FJ610153)。Jt2和Jt3与花粉S-决定子F-box基因序列相似度较高,但不具有单元型特异性表达,为苹果花粉SLFB-like基因,分别命名为MdSLFB-like1和MdSLFB-like2(GenBank登录号分别为FJ610154和FJ610155)。

AES算法中S-box和列混合单元的优化及FPGA实现

由于AES算法的硬件实现较为复杂,在此提出一种优化算法中S-box和列混合单元的方法。其中S-box通过组合和有限域映射的方法进行优化,列混合单元使用算式重组的方法进行优化。这些优化设计通过组合逻辑实现,经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证,可以将结构简化,使AES电路面积得到优化,明显节约硬件资源。

基于FPGA的SM4算法高效实现方案

针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率。同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的。测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%。

AES加密算法的S-box设计分析及其改进

在AES密码设计中,S-box作为实现数据非线性置换的组件有重要地位,其安全性直接影响整个密码的安全性。分析了AES加密算法中S-box的设计原理及其循环迭代周期。指出S-box循环迭代周期都远远小于256的短周期,使AES存在着差分攻击的可能。提出了改进方案,并得到新的S-box。改进的S-box循环迭代周期扩大到256整个空间,提高了算法的安全性。

AES加密算法及S-box改进策略

介绍了高级加密标准AES加密算法的理论基础与实现,详细分析了AES加密算法中S-box的迭代输出周期性,提出了S-box的改进策略,提高了AES算法抗击差分密码分析及线性密码分析的能力。

SCF(Skp1-Cul1-F-box蛋白)复合物及其在细胞周期中的作用

泛素 -蛋白酶体降解途径在多种蛋白浓度的调节中发挥重要作用。泛素连接酶家族的一个成员SCF复合物 (Skp1- Cul1- F -box蛋白 )通过降解多个细胞周期调节蛋白促使细胞进入增殖周期。本文综述了SCF复合物的组成和结构以及这一复合物对细胞周期调控因子的调节作用。

Camellia密码算法S盒的量子电路优化

S盒是Camellia密码算法重要的非线性组件。使用Toffoli门、CNOT门和NOT门构建Camellia密码算法S盒的量子电路。为了降低计算的复杂度,根据S盒的代数表达式,将有限域GF(2^(8))中的乘法求逆运算同构到GF((2^(4))^(2))的复合域中的运算,构造出Camellia密码算法S盒的量子电路。在优化方面,将仿射矩阵、同构矩阵以及一组CNOT门对应的矩阵先进行乘法操作,再进行综合,使用DORCIS工具优化GF(2^(4))中乘法求逆的量子电路,运用W-Type算法优化矩阵运算的量子电路。最终得到的S盒的量子电路只需使用20个量子比特,52个Toffoli门、178个CNOT门和13个NOT门,Toffoli深度为40,电路深度为130。该量子电路的正确性通过IBM公司的Aer模拟器进行验证。相比于已有的结果,文中使用的量子资源有了进一步的减少。