S频段联试应答机的改进设计

针对S频段联试应答机提出了接收和发射频综共用的改进设计方案,对改进后的应答机频率关系、组合干扰、信号处理单元以及信道单元设计进行了分析、仿真和测试,结果表明其功能和性能指标满足S频段测控系统的系统联试要求。该设计在满足接收和发射载波频率相干转发比的同时节省了一个频综,同以往的S频段联试应答机相比具有硬件电路简单、成本低、可靠性更高的优点。

基于AD9361星载USB测控接收设备设计

针对星载统一S频段(Unified S-band,USB)测控应答机遥控接收高动态问题,提出了一种USB接收设备的设计方法。该方法基于AD9361+现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)硬件平台,采用并行+串行快速傅里叶变换(Fast Fourier Transform,FFT)实现信号载波频率捕获,载波环路使用2阶锁频环(Frequency Lock Loop,FLL)辅助3阶锁相环(Phase Lock Loop,PLL)环路进行跟踪,遥控副载波环路采用2阶PLL环进行跟踪。对方法的可行性进行了理论推导,使用Matlab进行仿真,结果表明该方法可以满足多普勒动态不小于32 kHz/s下遥控数据解调要求。