势垒高度对SB-MOSFET特性的影响研究

在传统场效应晶体管的基础上,针对SB-MOSFET对金属功函数敏感的问题,设计了势垒高度对SB-MOSFET性能影响的实验并加以验证。实验中通过调整金属功函数、金属费米能级与半导体钉扎位置,实现势垒高度的改变。通过器件模拟和电学特性仿真,验证了势垒高度对器件转移特性的影响,并通过能带和电子浓度仿真对实验结论展开分析。实验表明,势垒高度增大,正向导通电流变小,反向泄漏电流不变,在此结论基础上进一步探讨SB-MOSFET避免离子注入等问题,有助于提高界面态质量,为MOSFET研究和大规模器件开发提供了新思路。

一种具有源漏辅助栅的低肖特基势垒MOSFET

为改善低肖特基势垒MOSFET器件的性能表现,提出一种具有源漏辅助栅的低肖特基势垒MOSFET。该器件采用鳍型主控栅,体硅两侧各设置一个浮栅作为辅助栅,通过最外围控制栅向浮栅冲入电荷。通过与传统低肖特基势垒场效应晶体管的输出特性曲线对比,分析所提出器件结构的性能优势;分析浮栅电荷量、氧化层厚度对器件的影响,并依此进行结构优化。经仿真分析表明,器件在工作时两侧的浮栅有助于实现更高的正向导通电流和更低的反向泄漏电流,大大降低器件的静态功耗。

一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管

提出一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管,分析肖特基势垒高度对该器件的影响。该TFET的势垒比传统肖特基势垒晶体管更低,利用了深肖特基势垒来克服由隧穿产生的电流;通过最大化源漏与硅体接触界面处的正向导通电流,即带带隧穿电流,利用辅助栅电极有效地抑制反向漏电流。和传统SB MOSFET或者JL FETs相比,此器件能实现低亚阈值摆幅、更小的反向偏置GIDL电流、高开关电流比,并使导通电流大于普通的TFET;其对称结构也使其与MOSFET技术更加融合。