一种基于均匀量化的快速简化极化码SC译码算法

针对极化码中现有基于均匀量化的串行抵消(SC)译码算法译码复杂度高的问题,提出一种基于均匀量化的快速简化SC译码算法。该算法保留了原算法的整数型运算,可节省大量存储空间并利于硬件实现,再通过加入特殊结点的识别来降低算法的运算时间复杂度。仿真结果表明:所提快速简化SC译码算法的时间复杂度较原算法降低了46.29%,同时,在误块率为10-5时,译码性能较原算法仅相差0.1dB。

极化码SC译码算法的设计

极化码是一种新的编码技术，是第一种能达到香农极限的构造码，具有较低的编译码复杂度，且当码长很长时误码率可以非常小。本文主要研究了极化码sc译码算法，根据译码原理给出了译码的结构，并探讨了译码所需的指数项的计算方法，根据译码算法设计出了译码流程，并在文章最后给出了指数项之间的关系结构图。

极化码的一种改进的SC译码算法实现

极化码(Polar Codes)是基于信道极化现象的一种新的在理论上被证明可以达到香农极限的信道编码方法,并且具有较低的编译码复杂度,然而,由于传统的连续删除(SC)译码器是串行译码,在实际应用中所需的译码器会造成很高的译码延迟和误码率,所以本文主要对极化码的译码算法进行研究,提出了一种改进的SC译码算法的实现方法,降低了译码延迟和误码率,仿真结果表明改进的SC译码算法在译码性能上有了很大的提高.

基于FPGA的低资源极化码SC译码架构研究与实现

针对无线传感器网络中对资源消耗及成本敏感的应用场景,研究并提出了一种基于FPGA的低资源极化码连续删除(Successive Cancellation,SC)译码架构。该译码架构采用同级计算单元串行运算,不同级计算单元并行运算,不同组译码数据并行处理的方式,通过减少计算单元(Processing Element,PE)个数、复用寄存器存储资源提升硬件资源利用率,复用译码延迟提升吞吐率。通过Xilinx xc7vx330t综合结果分析,该译码架构在码长为N=128时译码最高时钟频率为220.444 MHz,吞吐率为89.86 Mb/s,与树型SC译码架构相比,计算单元利用率提升了14.67倍,在主要硬件资源指标查找表(Look-Up-Table,LUT)和触发器(Filp-Flop,FF)上分别节省了74.22%和62.1%。

一种极化码联合SC球形列表译码算法

为了降低极化码译码复杂度,提出了一种极化码联合SC球形列表(joint successive cancellation sphere list,JSCSL)译码算法。JSCSL译码算法结合了串行消除列表(successive cancellation list,SCL)译码和球形列表(list sphere decoding,LSD)译码相同的列表结构,联合不同的译码流程,增加译码并行性,从而降低译码复杂度。JSCSL译码算法将码字分割,在2个方向上使用不同译码方案,即从前往后和从后往前分别采取SCL译码和LSD译码,最终选取满足冗余循环校验(cyclic redundancy check,CRC)校验的码字。理论推导了2部分译码的中间分割点,使得独立译码时间近似,以达到最优的并行译码。仿真结果表明,与性能较优的CA-SCL(CRC-aided successive cancellation list)译码算法相比,JSCSL译码算法性能与其相近,但译码复杂度降低了40%~50%,因此,JSCSL译码算法在译码性能和复杂度达到新的平衡。

极化码SCS译码器的FPGA实现

随着通信技术的不断发展,极化码因其简洁的线性编码方式和优越的译码性能而在现代通信中占据重要地位,对极化码的译码器研究则具有极其重要的现实意义。论文研究极化码的编译码算法,并对SCS译码算法进行详细分析,提出了一种SCS译码器的FPGA实现方案。采用适于硬件实现的最小和算法和合理的量化方案,大胆提出双FIFO有序堆栈结构和单计算单元LLR计算结构的硬件设计,并设计合理的反馈模块以简化计算步骤。使用Verilog HDL语言在QuartusⅡ上进行模块编写后,调用Modelsim进行仿真,在系统时钟频率为600MHz的情况下,译码器的吞吐率可达12.49Mbps,资源利用率仅为4%。

基于Polar码的ElGamal型公钥密码体制

在量子计算技术飞速发展的时代背景下,为了满足密码应用的安全需求,提出了一种基于Polar码的ElGamal型公钥密码体制。采用Polar码为基于纠错码ElGamal型公钥密码体制中的公开码,利用SC译码算法进行译码,并对方案的译码失败概率和安全性进行了分析。结果表明算法具有较高的传信率,选取的参数满足信息集译码复杂度和译码失败概率的要求,且算法满足IND-CPA安全性。

5G标准中的Polar码译码性能仿真分析

Polar码以其较低的编译码复杂度和较好的译码性能等优势,逐渐成为信道编码的重要发展方向。本文主要介绍了5G标准中Polar码译码算法,仿真验证了SC译码、BP译码、CA-SCL译码3种典型译码算法的性能,分析比较码长、码率、迭代次数、不同译码方式对译码性能的影响。

基于FPGA的极化码译码研究及实现

在二进制离散无记忆信道中极化码可以达到其信道极限容量,并且实现的复杂度较低,这在通信领域无疑是一个重大突破,因此在FPGA中实现极化码的译码有着非常重要的研究意义。首先介绍了SC(Successive Cancellation)译码算法,并将该算法的蝶形结构改进为线形结构从而提高了译码效率;接着对译码算法做了包括最小和译码、定点量化和资源共享的改进,以便于在硬件中更容易实现;最后在FPGA中实现了极化码的译码并给出了测试波形以及对不同编码块长度的综合资源进行了对比。实验结果表明,译码的最高频率可达145 MHz,吞吐率可达36.4 Mbps。

一种低复杂度的串行抵消极化码译码算法

随着5G移动通信领域的迅猛发展,极化码受到越来越多的关注。目前,极化码作为一种信道编译码方案,已经能够被严格证明达到香农限。串行抵消(Successive Cancellation,SC)译码算法充分利用极化码结构,由于冻结比特是接收端和发送端均已知的固定比特,传统的SC译码算法存在一些冗余计算。文章针对这一特性,提出一种通过删除冻结比特位的计算而有效的减少算法时间复杂度的改进方法。仿真结果表明在R=0.5时改进算法相比较原算法可以减少约的时间复杂度,同时引入串行抵消单比特翻转算法,也进一步提高译码性能的可靠性。

极化码串行抵消译码算法延迟性的改进

由Arikan提出的极化码,因其简单的编译码结构引起广泛关注。极化码作为一种高性能的信道编码,编码长度超过210会产生优异的性能。在串行抵消(successive cancelation,SC)译码算法结构基础上,其译码延迟随码长增加而加剧。通过分析SC译码算法,提出一种基于冻结比特的改善SC译码算法方案,有效地降低了传统SC译码算法的延迟性。算法改进后相比原来可以降低50%的译码延迟,并引入串行抵消单比特翻转译码算法作为译码补偿,进一步提高译码算法的纠错能力。

基于时间卷积网络的极化码译码算法

针对传统的极化码译码(SC译码)算法实际应用中的用时较长和容错率较差的问题,提出并使用新型人工神经网络——时间卷积网络(temporal convolutional network,TCN)拟合的方式搭建极化码译码模型。与其他人工神经网络不同的是,时间卷积网络属于卷积神经网络(convolutional neural network,CNN),和循环神经网络(recurrent neural network,RNN)的功能相似,其独有的膨胀因果卷积结构和残差链接方法使其擅于分析时间数据,比长短期记忆网络(long short-term memory,LSTM)、门控循环神经网络(gated recurrent units,GRU)之类的规范循环网络更准确、更简单、更清晰,比较适合极化码这样的时间序列。通过调试网络模型参数的方式,对时间卷积网络译码性能影响进行了研究,仿真结果显示,通过合理地调整训练序列数、卷积核的大小和数目可以实现提升极化码译码性能的要求。

极化码译码算法的改进与FPGA实现

极化码由于其简洁的线性编码方式和优越的译码性能,被5G移动通信标准中eMBB的控制信道编码所采用,对于其编解码的研究与实现意义重大。针对极化码存在译码延迟大、吞吐量低、硬件消耗量大等问题展开研究,并进行相应的改进。对于译码,对FFT和树结构等现有方案进行对比,在SC和SSC译码算法的基础上进行优化。仿真结果表明,提出的改进硬件结构进一步提高了吞吐量,总延迟平均减小57%,并能够在核心指标LUT和FF上分别减少63.9%和65.7%的硬件消耗,较大地提高了解码性能。

极化码中信道极化与编码译码的研究

极化码的构造需要在信道极化的前提下完成,对于不同的信道有着不同的极化方法,编码过程是用矩阵来表示信道极化组合和分解的过程,译码过程就是迭代的过程,由于SC译码复杂度较低,本文采用SC译码方法对极化码进行译码。

极化码译码算法性能比较研究

极化码是当前较热门的高性能信道编码方式,自诞生以来,由于被证明具有优秀的理论性能、相对较低的编解码复杂度等特点得到了广泛关注。本文首先介绍了极化码的极化原理、编码原理和编码方式,并针对BSC信道下的极化码实现了构造和编码,随后分析了传统的连续删除(SC)译码算法和改进的列表连续删除(SCL)译码算法,以及加入循环冗余检验位的SCL算法的性能。仿真结果表明,此方法在性能上显著高于原始SC译码方式。

一种基于折线逼近操作的极化码译码算法

在加性高斯白噪声(additive white Gaussian noise,AWGN)信道下极化码的串行抵消(successive cancellation,SC)译码方法计算是在对数似然比(log likelihood ratio,LLR)域进行的,f函数节点的计算采用基于双曲正切规则的和积算法。针对双曲正切函数和反双曲正切函数提出了折线逼近算法,将这两个函数分别简化为9段折线函数;为了得到折线逼近算法下更优异的误帧率性能,编码前在信息比特中添加了16位CRC。仿真结果表明,针对码长为N=1024、信息位长度为K=496的极化码,提出的改进算法比和积算法有更好的误帧率性能且降低了译码复杂度,提高了译码速度。

低复杂度极化码优化译码算法研究

极化码是一种能够达到信道容量的通信编码方法,且编译码的复杂度也较低,对于极化码的研究是通信界关注的热点之一。介绍极化码的信道极化理论、信道极化现象及其编码原理,研究SC串行抵消译码算法与在其基础上加入了列表(List)解码的SCL串行抵消列表译码算法,重点研究加入了CRC(循环冗余校验)的SCL译码算法与进行剪枝优化的PB(Prune Branch)-SCL译码算法。仿真结果表明,传统的SC(串行抵消)译码算法性能都要低于其余译码算法性能,CA-SCL译码算法性能较传统的SC译码算法性能得到提升;在FER=10-1水平上,CA-SCL译码算法信噪比相对于SC译码算法信噪比降低了0.3db,优化的PB-SCL译码算法较传统的SCL译码算法性能相当,但较传统的SCL译码算法而言降低了23%的译码算法复杂度。

一种低硬件复杂度极化码译码器的FPGA实现

本文针对某低功耗产品极化码的应用需求,设计了一种低硬件资源消耗的极化码译码方法。首先,选取译码复杂度最低、资源消耗最小的连续删除算法(Successive Cancellation,简称SC)为基础译码方法。在SC算法基础上,设计了半平行的极化码译码器结构,提出了一种新的部分和更新方法以及存储方案,提高了计算单元的利用率。仿真结果表明,在时钟频率为100MHz时,规格为1024码长、1/2码率的极化码,译码器的吞吐率可达到49.2Mbps,硬件资源消耗降低了约67%,满足工程使用要求。

双向中继信道中Polar码与物理层网络编码的联合设计

为解决双向中继信道中采用低密度奇偶校验码LDPC(low density parity check code)或Turbo码的网络编码系统信道编码编译码算法及设备的复杂度太高这一问题,提出一种联合Polar编码与网络编码的中继转发策略.该策略利用无线通信中信号的叠加特性和Polar编码、网络编码的线性性质直接估计网络编码的码字,使得中继节点进行Polar译码的复杂度和信源节点之间的信息交换时间都比直接网络编码系统减少了50%.同时,由于基于信道极化理论的Polar码具有在离散无记忆信道BDMC(binary discrete memoryless channel)上达到信道容量及编译码算法简单等优点,使得所提方案不仅保证了系统的可靠性,而且更容易实现.仿真结果验证了该方案的有效性.

基于Polar码改进的McEliece密码体制

随着量子计算机对计算能力的提高,RSA和椭圆曲线密码等经典密码方案在量子计算机时代已经不再安全,基于编码的密码方案具有抵抗量子计算的优势,在未来具有良好的应用前景。文章研究极化码的极化性质,改进密钥存储方法,提出了基于Polar码改进的McEliece密码体制。改进后的编码加密方案不再存储整个矩阵,而是存储冻结比特对应的矩阵,其密钥大小比原始密码方案减少约63.36%。采用连续消除(SC)译码算法,译码复杂度较低,并通过实验证明了提出的密码方案达到140bit的安全级别,可以抵抗目前已知存在的各种攻击。最后,文章进一步阐述了基于Polar码的密码方案未来的发展方向,拓宽了极化码在编码密码方案中的应用。