基于FPGA和SDR Sdram的LED显示

针对主控制板上存储器(SRAM)存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM)作为主存储器的LED显示系统的研究。在实验中,使用了现场可编程门阵列(FPGA)来实现各模块的逻辑功能。最终实现了对LED显示屏的控制,并且一块主控制板最大限度的控制了256×128个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7]的实用性。

一类基于AMBA总线的SDRAM控制器设计

提出一类SDRAM控制器的设计方法,针对SDR SDRAM的突发特性,采用数据预读取机制提高SDRAM的读取效率,同时又加入了写指令FIFO消除读缓存带来的负面影响.并且以该控制器在AHB总线的集成为例,实现了控制器在SoC中的应用.功能仿真和FPGA验证均表明本设计能够准确高效地实现对SDR SDRAM的访问控制.

多体交叉方式实现大容量FIFO缓存

先进先出缓存是数据采集与处理设备中不可或缺的器件。尤其当使用响应慢或传输速率起伏大的数据存贮设备进行实时数据采集时,就更需要容量大、带宽高的高性能先进先出缓存。当该需求远超过集成FIFO产品的支持时,用动态存贮器实现先进先出缓存就成为惟一选择。本文根据动态存贮器在数据采集与处理设备中实现高速大容量先进先出缓存的应用需求,研究一种基于动态存贮器多体交叉结构实现高性能透明双端口缓存的方法,包括存贮组织、控制以及对容量、数据带宽的性能分析。在此基础上研制出样机,测试表明该方法的有效性及可行性。