高精度Sigma-Delta调制器设计

近年来,在过采样型模数转换器中,Sigma-Delta模数转换器以其较高的精度成为模数转换器的热点。介绍了一种高精度低功耗的Sigma-Delta调制器设计。使用Matlab工具完成三阶一位量化CIFF结构的系统仿真,在系统级仿真结果的指导下,积分器采用分级结构优化电路结构。积分器电路模块设计采用了全差分式开关电容电路,抑制了谐波失真对输出精度的影响。仿真结果显示:5 S/s挡位时,对应的PVT组合中最低有效位数为17.67 bits;2 kS/s挡位时,对应的PVT组合中最低有效位数为15.89 bits,整个调制器功耗低于3 mW。通过改进调制器整体架构、积分器结构和量化器的设计方法,降低了调制器功耗,提升了调制器精度。

一种高精度高信噪比的Sigma-Delta调制器设计

为满足模数转换器设计和应用中系统对精度日益增长的高要求,提出一种高精度高信噪比的Sigma-Delta调制器。Sigma-Delta调制器采用三阶CIFB架构,同时在第一级放大器部分设置斩波电路,以此提高信噪比。采用TSMC 180 nm CMOS工艺进行设计并通过仿真验证。仿真结果表明,在电源电压为3.3V,工作温度为27℃,工艺角为典型工艺角TT的情况下,Sigma-Delta调制器对于信噪比、有效位数等指标均有优秀的性能表现,适于高精度系统的应用场合。

基于Sigma-Delta调制的双两电平逆变器调制策略

在多电平逆变器的调制中,Sigma-Delta调制器可以改善逆变器输出电压频谱,减少系统噪声。而将其运用到共直流母线的开绕组异步电机双两电平逆变器系统中时,由于开关状态和开关频率的不固定,无法采用传统的改变冗余小矢量作用时间的方法来消除系统中的零序电压。为此,针对共直流母线双逆变器系统,提出一种调制方法,该方法利用Sigma-Delta调制器过采样及噪声压缩技术,优化逆变器输出电压频谱;同时,利用两电平空间矢量图中两个互差120°的基本矢量所对应的系统零序电压为零的原理,将参考电压矢量分解为两个大小相等、方向互差120°的等效参考电压矢量,并由两台逆变器分别单独产生,以此实现对共直流母线的开绕组异步电机双两电平逆变器系统零序电压的完全消除。仿真和实验结果验证了该方法的正确性和有效性。

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.

一种低功耗16bit音频Sigma-Delta调制器的设计

设计了一款工作在1.8V电源电压下、功耗仅为1.8mW、精度为16bit,优化系数(FOM)达170的音频sigma-delta调制器.其过采样率为128,采用3阶噪声整形.为了降低功耗,采用前馈结构以及单比特量化.通过采用PMOS管实现局部反馈,有效提升了调制器性能.调制器采用SMIC 0.18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计.在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100.8dB的信噪比(SNR),折合有效位16bits精度要求.

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW.

改进的一阶1 bit Sigma-Delta调制器研究

为了改善量化噪声,提出了一种新的一阶1 bit Sigma-Delta调制器结构。通过对标准的一阶1 bit SigmaDelta调制器进行研究,指出了其量化噪声是非加性的,并且把输入和输出之差作为Sigma-Delta调制器的输入,进一步实现了输入信号的调制。理论推导得出新结构对正弦信号调制的信噪比比传统结构高6 dB,MATLAB Simulink仿真结果显示新结构带内噪声功率减小,为高性能的Sigma-Delta调制器提出了一种新的设计方法。

高精度音频多位sigma-delta调制器设计

设计一个内部采用4位量化器的二阶单环多位sigma-delta调制器。为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该sigma-delta调制器采用CLA(Clocked averaging algorithm)技术提高多位DAC的线性度,同时采用动态频率补偿技术增加积分器的稳定性。调制器信号频率带宽为24kHz,过采样率(OSR)为128,采用尺寸为0.5μm的CMOS工艺,工作电压为5V。测试结果表明:在输入信号频率为20kHz时,信噪比(SNR)达103dB,调制器输出信号无杂波动态范围为102dB;整个调制器功耗为87mW,芯片总面积为2.56mm2。

应用于数字音频的二阶Sigma-Delta调制器设计

设计了一个应用于数字音频处理芯片的Sigma-Delta调制器,为了提高模数转换器的解析度,采用稳定的二阶结构,通过提高过采样率来实现.采用HJTC0.18μm CMOS工艺,在1.8V电压下设计过采样率为256的二阶开关电容调制器,使用Hspice和MATLAB对电路进行了仿真分析,结果表明可以达到92.5dB的信噪比,有效位数约16位.

高精度Sigma-Delta调制器的建模设计

基于MATLAB Simulink设计实现了一款单环三阶一位量化CIFF(Cascade-of-integrators,feedforward form)结构的高精度Sigma-Delta调制器.通过对噪声传输函数和系统反馈系数进行优化,提高了调制器的稳定性;分析了开关电容电路的主要误差影响,为电路实现提供可靠的设计指导.仿真结果显示,在输入信号带宽为75Hz,过采样率为512时,理想调制器输出SNR高达148.3dB,ENOB为24.34bit;考虑非理想因素时,ENOB为22.02bit;电路级实现的调制器ENOB达20.94bit,表明该设计可实现低信号带宽下高精度转换.

基于滑模控制的Sigma-Delta调制器参数设计和优化

将滑模控制策略引入到Sigma-Delta调制器设计中,用于分析一位比较器环节对Sigma-Delta调制器系统产生的非线性影响。通过将Sigma-Delta调制器中积分器的状态输出作为研究变量,一位比较器环节作为变结构单元对系统工作原理进行重新建模,同时基于滑模变结构控制理论推导出了采用近似线性化方法分析一位比较器非线性特性需满足的基础条件。在保证满足一位比较器环节可近似线性化处理的基础上,采用智能优化算法对Sigma-Delta调制器系统参数进行优化设计,降低了调制器系统参数设计难度,同时进一步提高系统性能。理论分析和仿真结果验证了本文方法的可行性和有效性。

一种用于CMOS图像传感器的高动态范围Sigma-Delta调制器

介绍了一种采用Tower 180 nm CMOS工艺设计的高动态范围Sigma-Delta调制器,该调制器用于CMOS图像传感器的高动态范围读出电路。分析了调制器动态范围的主要影响因素,采用基于Cascode反相器的自调零积分器,得到较大的积分器输出摆幅和积分增益。为了降低功耗,加入动态偏置型比较器,使该调制器具有高动态范围和低功耗的优势。加入瞬态噪声的调制器后仿真结果表明,在等效带宽16 kHz内,1.8 V电源电压和4 MHz的采样时钟下,调制器的动态范围为103 dB,功耗仅为356μW。该调制器满足CMOS图像传感器的高动态范围要求。

一种基于前馈网络的素数Sigma-Delta调制器优化设计

Sigma-Delta调制器是小数分频锁相环(Phase Locked Loop,PLL)中的关键模块,其噪声整形效果直接影响PLL的输出杂散、频率精度等性能.已有调制器均不能同时解决输出序列周期短、输出小数值无法覆盖0到1以及输出存在误差问题.针对这些问题,提出了一种新型的、基于前馈网络的素数调制器结构,使调制器的输出序列周期在任何输入值和初始值下都能达到M^3,比传统调制器增大约M^2/2倍,解决了已有调制器的输出序列周期短的问题,其中M为比2^(n_0)小的最大素数,n_0为调制器中加法器的位数.提出的调制器还保证了输出小数值能够覆盖0~1、输出无误差.仿真结果表明,得益于输出序列周期更长,提出的调制器比已有的调制器更能有效去除输出量化噪声功率谱中的毛刺,噪声整形性能更接近理想调制器.

应用于温度传感器的Sigma-Delta调制器的设计

本文设计了一个应用于温度传感器的Sigma-Delta调制器。该调制器采用二阶单环一位的结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18μm CMOS工艺,电源电压为1.8V,过采样率为256,采样时钟频率为5 kHz。仿真结果表明该调制器信噪比达92.3 dB,整个调制器的功耗仅为1 mW。

基于Sigma-Delta调制技术的高精度数字磁通门磁强计仿真

设计了一种基于1 bit Sigma-Delta环路调制技术的高精度数字磁通门磁强计,建立了数字磁强计信号处理仿真模型,并利用Matlab的Simulink仿真工具开展了数字磁通门磁强计模型的仿真分析,对数字磁强计系统的噪声、线性度、响应速度和频率响应进行了仿真计算。利用本文1 bit Sigma-Delta环路调制技术的数字磁强计在量程超过±10^(5 )nT的情况下,系统在1 Hz处的噪声仅为4.66 pT·Hz^(-1/2),最大线性偏差为0.16 nT,动态响应速度达到2×10^(6) nT·s^(–1),频率响应带宽超过10 Hz。仿真结果表明,基于1 bit Sigma-Delta环路调制技术的数字磁通门磁强计可以有效降低对A/D转换器精度的要求,在保证性能的前提下大幅度降低了电路复杂程度,提高了系统的可靠性,在深空探测、空间磁场测量等领域具有广泛的应用前景。

高性能连续时间Sigma-Delta调制器系统级设计

介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.

锁相环小数N分频频率综合器中的Sigma-delta调制器设计

介绍了一种应用于小数N分频频率综合器的工作干20MHz的Sigma—delta调制器的设计，采用3个一阶电路级联的MASH1—1—1结构的噪声整形电路。电路设计利用Verilog硬件描述语言进行描述，在modelSimSE6．2b中通过了功能仿真，并在XUPVirtex-IIProFPGA开发板上进行了验证，最终呆用TSMC0．13btmCMOS工艺，完成了电路版图并通过了DRC和LVS验证。芯片面积为180μm×160μm，平均功耗为1．0596～1．0704mW。

低功耗高精度Sigma-Delta调制器的建模与设计

为提升Sigma-Delta调制器精度的同时降低其功耗,本文设计一款改进型二阶单环CIFF结构Sigma-Delta调制器,通过采用运放共享技术降低由噪声整形滤波器个数引入的额外功耗;提出浮动系数迭代思想应用于调制器在MATLAB下的建模,最终确定满足精度需求的各项参数具体值,通过引入非理想因素对所得参数仿真验证满足最低性能指标后进行晶体管级电路设计。该调制器信号带宽为8 kHz,采样频率为4 MHz。电路设计使用UMC 0.11μm CMOS工艺,核心电路版图尺寸为226.8μm×187.44μm,后端仿真结果表明,当电源电压为1.2 V时,调制器总功耗为290μW。在-40~125℃,各工艺角的有效位数(ENOB)大于等于15 bits。

2.2MHz,8.3mW多位量化连续时间Sigma-Delta调制器设计

本设计完成了一款2.2MHz、8.3mW连续时间Sigma-delta调制器,可应用于无线通信领域.与传统的离散结构相比,连续结构在实现兆赫兹以上带宽的同时,显著降低了功耗,并且在低电源电压下也有很好的发展潜力.此Sigma-delta调制器采用前馈单环三阶四位量化结构,考虑了非零环路延时效应,设计了补偿网络.在标准0.18μm CMOS工艺下,完成了调制器电路的设计.经过Cadence Spectre仿真验证,调制器的信号带宽为2.2MHz,动态范围为69dB,在1.8V电源电压下,电路总功耗仅为8.3mW.

Sigma-Delta调制及其在低噪声DC-DC变换器的应用

分析了传统PWM调制和Sigma-Delta调制在噪声性能方面的差异,以及它们对DC-DC变换器输出噪声的影响。在Chartered 0.35μm CMOS工艺条件下实现了一个基于二阶Sigma-Delta调制的低噪声DC-DC变换器,并对其中Sigma-Delta调制模块进行了流片验证。测试结果表明,Sigma-Delta调制模块能够将环路带宽内噪声抑制到-50 dB左右,并且未引入与开关频率有关的谐波成分。仿真结果表明,DC-DC变换器输出电压噪底能够达到-60 dB以下。