SiP封装传感器中金丝可靠性设计与分析

SiP封装的传感器中,连接MEMS传感器芯片和ASIC芯片的金丝被包裹在软硅胶和硬塑封料中,由于硅胶和塑封料热膨胀系数差异很大,后期的温度循环等环境实验中容易出现金丝断路的风险。针对这一风险进行可靠性设计,并用实验进行验证。结果表明,采用矩形线弧方式并控制硅胶包裹工艺,保证金丝折弯部分处于硅胶包裹内,可以有效缓解热循环产生的应力对键合金丝第二焊点的损伤,使传感器产品可靠性通过欧洲汽车电子标准AEC-Q100中的温度循环测试。

金升阳推出全新系列小体积1～5WSIP封装AC—DC电源

LS03系列电源产品，是金升阳公司在2009年特别针对微功率客户需求推出的一款小体积、高性能的电源。其最大的特点在于颠覆了传统AC—DC电源模块采用的DIP封装，进而大胆地采用SIP封装形式，能够最大程度的减小产品的占板面积。

采用eSIP封装的超薄电源适配器

用于功率转换的高压模拟集成电路PowerIntegretions（PI）公司，近日在IIC-China2008深圳站宣布推出采用新的eSIP．7C封装的TOPswjlch．HX系列AC-DC功率转换IC。记者有幸与、时公司的产品销售总监Nazzareno Rossetti先生面谈，得以详细了解这一创新的封装形式。

基于SiP封装的DDR3时序仿真分析与优化

针对DDR3系统设计对时序要求的特殊性,对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化,通过仿真指导设计,提高SiP产品DDR3的设计成功率,减少设计周期。通过ANSYS SIwave软件提取信号S参数,再经过Cadence SystemSI软件搭建拓扑进行时序仿真分析,利用信号完整性相关理论,讨论信号时序与波形的关系,结合版图分析,给出实际的优化方案,并经过仿真迭代验证,最终使所设计的DDR3满足JEDEC协议中的时序要求。

基于SIP技术的固态硬盘电路设计

存储系统小型化、高性能需求与日俱增,为此设计了一款基于SiP技术的固态硬盘电路,用于验证存储系统SiP电路的可行性。该SiP电路内部以SSD控制模块为核心处理单元,集成了用于数据存储的NAND颗粒、用于固件存储的SPI Flash以及电源管理等元器件。在搭建的软硬件平台上进行底层ATA指令验证以及与传统分离式存储系统的对比性能测试,证明了应用SiP技术的存储系统具备高性能、小型化、低功耗等诸多优势,为后续SiP存储系统的设计和验证奠定了一定的技术基础。

面向SiP封装的层压板与LTCC板射频模块设计

随着移动无线设备面临更大的缩小体积的压力,人们开始采用系统级封装(SiP)来解决这一难题.不过,前端的射频电路通常需要首先集成在一块基板上,形成一个模块,然后再嵌入SiP中,才能保证射频电路的完整性以及与其它电路的隔离.这种射频模块通常有现成的产品可以使用,但有时为了满足特定要求,还要寻求专业厂商的定制设计.

应用于射频领域的系统级封装(SIP):设计加工与产品实例

无线电话手机,便携式电脑,数码照相机,以及它们与PDA等电子产品在各种各样的消费类产品和商用产品中的融合,推动了各种无线电互连系统的发展,并且要求这些互连系统(WLAN,PAN等)体积小,重量轻,能在集成的环境下工作。同时为了不断扩大市场规模,要求在缩小体积,减轻重量的同时,还能够不断地降低成本。总而言之,客户对于系统的要求就是不断扩大系统功能,降低成本。在这种强烈的市场驱动下,新出现的SIP封装逐步发展成为封装领域内强有力的竞争者。本文试图将RF系统的要求和封装的要求结合起来,考虑如何进行SIP的设计。集成化的RF系统,是将包括嵌入有滤波器,屏蔽器,甚至天线的衬底等等,都集成在一个传统意义上的半导体封装内。文章最后,举例介绍射频功率放大器(RFPA),滤波器,蓝牙,以及WLAN等电子系统的具体解决方案。

毫米波硅基SiP模块设计

设计了一款采用硅基板作为载体的毫米波上变频微系统系统级封装(System in Package,SiP)模块。该模块利用类同轴硅通孔(Through-Silicon-Via,TSV)结构解决了毫米波频段信号在转接板层间低损耗垂直传输的问题。该结构整体采用四层硅基板封装,并在封装完成后对硅基射频SiP模块进行了测试。测试结果显示,在工作频段29~31 GHz之间,其增益大于27 dB,端口驻波小于1.4,且带外杂散抑制大于55 dB。该毫米波硅基SiP模块具有结构简单、集成度高、射频性能良好等优点,其体积不到传统二维集成结构的5%,实现了毫米波频段模块的微系统化,可广泛运用于射频微系统。

金升阳推出全新系列小体积1-5W SIP封装AC—DC电源

LS03系列电源产品，是金升阳公司在2009年特别针对微功率客户需求推出的一款小体积、高性能的电源。其最大的特点在于颠覆了传统AC—DC电源模块采用的DIP封装，进而大胆地采用SIP封装形式，能够最大程度的减小产品的占板面积。

新型eSIP封装优化器件散热和尺寸

日前，Power Integrations（以下简称PI）推出采用创新的eSIP-7C环保单列直插封装的TOPSwitch-HX系列AC／DC功率转换IC。 新型封装的优势首先体现在热性能和尺寸方面。据PI产品营销主管Nazzareno Rossetti介绍，eSIP封装具有与传统TO-220封装相同的低热阻抗，但在PCB板上的装配高度却不到10mm，是已有45年历史的TO-220封装设计的一半。连接eSIP封装的散热片位于器件的源极，因而无需使用绝缘垫片即可实现电气上的安静，这也极大地降低了系统EMI及装配成本。

基于LTCC的X波段四通道发射SiP模块

面向雷达相控阵系统应用,研制了一款X波段四通道发射封装内系统(SiP)模块。SiP模块采用低温共烧陶瓷(LTCC)基板,共28层,设计最小线宽为150μm,且内置埋阻。模块集成了驱动放大器、低噪声放大器(LNA)、幅相多功能等芯片,并将四功分器和交叉带状线网络设计于基板内部,提高了模块的集成度和通道间隔离度,采用内部互连的LTCC基板实现了多种有源器件和无源结构的三维集成。测试结果表明,在工作频率9~10.5 GHz,SiP模块单通道增益≥37 dB,输出功率可达24 dBm,通道间隔离度≥25 dB。SiP模块尺寸仅为20 mm×20 mm×2.65 mm,质量约3.35 g。实现了X波段多通道SiP模块的高性能、高集成度和小型化,可广泛应用于相控阵雷达的T/R组件中。

一种宇航微系统SiP计算机模块的分析及设计

针对航天器用元器件高密度、高性能、小型化的特点,设计了一种应用于卫星及空间站平台的宇航微系统SiP(System-in-Package)计算机模块.SiP模块设计需解决信号干扰、供电系统不稳定以及散热性能差等问题,所以本文在SiP模块的封装、布局、层叠、布线设计方面,分别通过使用高热导率封装材料、加强散热性的封装形式以及对芯片采用上下腔布局的方式增强系统的散热能力,并采用低串扰设计、低阻抗设计提升系统中信号和电源的稳定性.通过仿真校验,该模块在125℃的条件下,实际工作温度仅上升25.3℃;最复杂的信号线之间的串扰低至−37.57 dB;各电源域的直流压降、电流密度以及阻抗参数值均优于参考指标.

飞利浦推出系统级封装SiP

飞利浦日前推出能够实现手机电视的系统级封装(SiP)。该解决方案基于DNB-H标准，将一个完整的数字电视接收器具备的所有功能集战于只有指甲大小的空间中。它能帮助消费者在路途中实时接入电视节目、图片、电影以及音乐。

系统级封装(SiP)组装技术与锡膏特性

由于物联网“智慧”设备的快速发展,业界对能够在更小的封装内实现更多功能的系统级封装(SiP)器件的需求高涨[1],这种需求将微型化趋势推向了更高的层次:使用更小的元件和更高的密度来进行组装。无源元件尺寸已从01005(0.4 mm×0.2 mm)缩小到008004(0.25 mm×0.125 mm),细间距锡膏印刷对SiP的组装来说变得越来越有挑战性。对使用不同助焊剂和不同颗粒尺寸锡粉的3种锡膏样本进行了研究;同时通过比较使用平台和真空的板支撑系统,试验了是否可以单独使用平台支撑来获得一致性较好的印刷工艺;并比较了激光切割和电铸钢网在不同开孔尺寸下的印刷结果。

超宽带硅基射频微系统设计

针对超宽带硅基射频模块的微系统化问题,采用硅基板作为转接板设计了一款具备收发功能的超宽带系统级封装(System in Package,SiP)射频微系统。各层硅基转接板之间的射频信号传输、控制和供电等均采用低损耗的硅通孔(Through Silicon Via,TSV)结构来实现。为了减小封装对射频性能的影响,整个超宽带射频微系统采用5层硅基封装结构,与传统二维封装结构相比,其体积减少95%以上。射频微系统封装完成后,对其电气性能指标进行了测试。在整个超宽带频带内,其接收噪声系数小于2.6 dB,增益大于35 dB,发射功率大于等于34 dBm,端口驻波小于2。该封装结构实现了硅基超宽带射频模块的微系统化,可广泛适用于各类超宽带射频系统。

几种新的封装工艺

文章介绍了几种新的封装工艺,如新型圆片级封装工艺——OSmium圆片级封装工艺,它能够把裸片面积减少一半;新型SiP封装工艺——Smafti封装工艺,它改进了传统SiP封装工艺,把传输速度提高了10倍;超薄型封装工艺,超薄型变容二极管和Wi-Fi系统功率放大器;CDFN封装工艺和RCP封装工艺等。

三维系统级封装中垂直互联结构的设计

随着集成密度的提高,三维叠层系统级封装(SIP)成为高密度电路集成的重要解决方案。在三维叠层封装中,垂直互联结构会影响跨层传输的信号性能,对射频信号有重要影响。从S波段三维集成SIP发展的需求出发,设计了一种应用于HTCC工艺的基板间垂直互联结构,并基于微波传输理论,利用电磁场仿真软件分析了不同互联结构的射频信号的传输性能。优化后的互联结构对S波段射频信号的插损小于0.2d B,驻波比低于1.1,具备良好的传输性能。该垂直互联结构具有工艺简单,成本低廉等优势,可以解决基板高密度垂直互联的问题,应用于射频微波电路的三维集成。

卷积神经网络SIP微系统实现

近年来,微电子技术进入到纳电子/集成微系统时代,SIP(System in Package)和SOC(System on Chip)是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用。卷积神经网络的深度学习技术在嵌入式平台的小型化、微型化是一项重要研究领域。如何将神经网络轻量化和微系统相结合,达到性能、体积和功耗的最优化平衡是一难点。介绍了一款将SIP技术和基于FPGA的卷积神经网络相结合的微系统实现方案,它以Zynq SOC和FLASH、DDR3存储器为主要组成,利用SIP高密度系统封装技术进行集成,在其中的PL端(FPGA)采用HLS来设计CNN(Convolutional Neural Network,卷积神经网络)中的卷积层和池化层,生成IP核,分时复用构建微系统,设计实现了Micro_VGGNet轻量化模型。测试采用MNIST手写数字数据集作为训练和测试样本,该微系统能够实准确识别手写数字,准确率达到98.1%。体积仅为30 mm×30 mm×1.2 mm,在100 MHz工作频率下,图像处理速度可达到20.65 FPS,功耗仅为2.1 W,实现了轻量化神经网络微系统的多目标平衡(性能、体积和功耗)。