基于SOC测试的IEEE P1500

随着集成电路技术的飞速发展以及SOC系统的出现,电路的测试难度在不断增大,严重制约了SOC技术的发展,文中从SOC可测性设计出发全面介绍IEEEP1500,通过研究对比当前适用于SOC领域的测试方法,着重讨论了其在SOC测试方面应用的优点和不足。

基于IEEE Std 1500标准的SOC可测性设计研究

集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEEE Std 1500,致力于建立标准化的IP核供应商和用户之间的测试接口,简化核测试信息的复用;文章详细介绍了IEEE Std 1500标准的测试架构,使用方法和核测试描述语言CTL,同时给出标准中提出的SOC可测性设计方法。

基于IEEE 1500的数字SOC测试系统的设计与实现

IEEE 1500为核供应者与核应用者提供接口,可有效实现测试电路复用。简要分析IEEE 1500标准,包括核测试壳Wrapper及核测试语言(CTL)两者的结构和特点;论述基于IEEE 1500的数字SOC测试系统的总体设计目标,设计了测试系统的软硬件体系结构,并构建了测试系统;通过DEMO电路测试验证,系统可正确实现扫描链完备性测试、核功能内测试及核互连测试,表明系统工作稳定,通用性强。

具备兼容性和层次性的SOC测试控制结构设计

IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题。因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容。文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP核测试所做规定的标准性和可配置性。在此基础上,提出了一种复用芯片级测试控制器的测试控制结构,该结构能兼容不同类型的IP核,并且有助于实现复杂SOC的层次性测试控制。

基于IEEE 1500标准的IP核测试壳设计

随着集成电路规模的不断扩大,基于IP核复用的SOC设计技术被广泛应用,但是由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难。IEEE1500标准设立的目标是标准化IP核提供商与用户之间的测试接口,简化核测试信息的复用。本文在研究IEEE1500标准的硬件结构基础上,讨论了1500的测试指令集,然后以基准电路集ISCAS89中的s349时序电路为例,对其进行全扫描设计之后,详细说明了基于IEEE1500标准的IP核测试壳各部分的设计过程,最后通过仿真实验,验证了在不同测试指令和故障模式下,测试壳的有效性。

基于IEEE 1500标准的IP核测试壳的设计与验证

IEEE 1500标准对测试壳行为和芯核测试语言进行规定,可有效解决嵌入式IP核测试复用的问题.研究了IEEE 1500标准的测试机制,以ISCAS’89Benchmark S349电路为例,详细设计了符合IEEE 1500标准的测试壳,并对测试壳的全部测试模式进行验证.结果表明,测试壳电路在所有指令下正确有效.实现了测试壳自动生成工具,经Benchmark电路验证,工具能正确生成符合IEEE 1500标准的测试壳电路.

基于IEEE标准的IJTAG单层网络测试方法

为利用传统JTAG接口实现对SOC内部大量特定IP测试仪器进行测试控制,提出并创新设计了一种基于传统JTAG接口的可通用、可移植的IEEE 1687标准单层网络测试方法。该方法通过结合IEEE 1149.1标准中TAP控制器结构,提出由改进TAP控制器和改进IR组成IJTAG结构,实现对嵌入式仪器测试访问片内硬件通用接口的设计验证;该测试方法中涵盖了IEEE 1687标准中定义的SIB访问机制和硬件结构,通过外部测试模式选择信号对IR中内置指令进行选择,实现特定SIB打开接入对应测试仪器。该测试方法通过仿真验证了可行性,从而解决了对SOC内部各种测试仪器进行统一测试的控制网络问题,该方法支持常用测试接口标准,同时提出通用操作指令,具有较高的通用性和可移植性。

基于嵌入式芯核测试的IEEE std 1500标准

本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并结合芯核测试语言CTL提供测试设计实例。