基于SOC/IP核的电力系统遥视的实现

电力系统遥视技术目前正成为电力系统自动化发展的一个重要方向 ,而当前的无人值守变电站的远程图像监控系统大多是基于现场计算机。提出了一种新的方案 ,以SOC 2 5 0为例介绍了基于SOC IP核的远程图像监控系统 ,在SOC IP核中实现MPEG 2运动图像压缩、网络传输等功能 。

基于SOC/IP的智能传感器设计研究

提出了基于SOC/IP的智能传感器的设计方法。在分析传感器IP功能复用基础上 ,设计了构成智能传感器芯片的数据采集、信号处理、数据通信、人机界面、任务调度等一系列IP核模块。通过在FPGA及ARM7微处理器上的硬件实现仿真 ,验证了设计方法的正确性。利用IP功能复用 ,只需重新设置任务调度IP核 ,就能设计出用于各种传感器的智能化片上系统 ,构成智能传感器。

基于SOC/IP智能电力系统

提出基于 SOC/ IP智能电力系统的概念 ,分析智能电力系统发展的必要性与可行性。以 SOC-2 5 0芯片为例介绍 IESOC/ IP的实现方法 ,为今后我国的电力系统的智能化。

SoC设计中的IP核复用技术研究

论述了系统集成芯片设计中 IP核复用的设计方法。以 Estar1嵌入式微处理器设计为例 ,讨论了 IP软核设计复用技术的应用方法及特点 ,并针对 Estar1中 IP核选择与实现进行了说明。

基于IP核的智能化电器SOC设计与实现

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。

基于IP核复用技术的SoC设计

摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。

SoC及其IP核的设计与其在通信中的应用研究

提出现代集成电路技术中的SoC及其IP核的设计方法,在分析SoC的特点及其IP核的基本特征的基础上,给出了系统级设计软件、IP核开发流程和关键技术,并将其应用于NGN中综合业务接入系统的具有自主知识产权的集成电路设计中.

基于SoC系统的IP核评测平台开发

当今系统芯片的设计集成大量的IP核,IP核多数来源第三方设计,IP核的评测成为焦点。论文开发基于SoC系统的IP核评测平台,首先基于LEON3处理器的搭建SoC系统,为IP核评测提供SoC系统平台;然后,通过设计脚本程序,并使用Qt Creator软件为SoC系统平台开发图形界面应用,简化IP核系统挂载以及IP核评测工作,完成IP核评测平台开发;最后,基于IP核评测平台,完成对一个DES加密算法IP核的评测,从而验证开发的IP核评测平台的适用性.

SoC设计中的IP核保护方法研究

对现有主要IP核保护方法的原理和性能进行了研究分析,指出了各种方法的优缺点,同时指出了IP核保护方法的发展方向。

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.

SoC与IP复用及其发展策略

介绍 So C的特性和应用以及 IP的芯核与复用技术 ,并提出我国发展 So C和 IP核的策略。

一种应用于SoC的小面积高性能锁相环IP单元

基于0.13μm 1P5M CMOS工艺,设计了一种适用于SoC的小面积高性能PLL IP单元。采用一种新的系统环路参数设计方法,极大地减小了芯片面积。PLL的工作电压为1.2V,输出时钟频率范围为36～768MHz。输出时钟频率600MHz时,时钟抖动约为3.3ps,功耗为4.2mW,芯片面积为0.036mm2。

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0 6μmDPDMCMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail to Rail运算放大器IP核.基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107 8dB,相位裕度为62 4°,单位增益带宽为4 3MHz,功耗只有0 34mW.

IP复用的FSPLC微处理器SOC设计

设计了一种专用PLC微处理器SOC模块FSPLC,基于IP核复用方法和SOC技术复用第三方AVRAT90S1200IP核基础上集成了自行设计的LP、BP、MBI、CBI、BBI等模块,以AlteraNiosII开发板作为验证平台对实际的PLC应用程序做了可行性验证,FSPLC具有快速处理PLC梯形图程序、快速处理指令表语句中复杂的嵌套逻辑运算、PLC之间CAN总线通讯等优点。

一种集成“龙芯1号”IP核的SoC的体系结构

提出了一种集成“龙芯1号”RISC CPU以及其它12种IP核的SoC的体系结构,并对其性能进行了分析。此外,还将该SoC与目前市场上存在的同类SoC的主要特征进行了对比,该SoC的设计目标定位在低成本、低功耗、高稳定性与安全性的32位嵌入式应用。

SoC新技术——可编程逻辑IP核

随着半导体技术的飞速发展，单个硅片上的集成度越来越高，ＳｏＣ（Ｓｙｓｔｅｍ－Ｏｎ－ａ－Ｃｈｉｐ）已成为ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）设计技术的主流。由于市场竞争的日益激烈，ＴＴＭ（Ｔｉｍｅ ｔｏ Ｍａｒｋｅｔ）已成为一个非常重要的因素，直接影响到产品的市场份额和开发商的利润。如何更快、更有效的完成ＳｏＣ设计逐渐成为人们关注的焦点。可编程逻辑ＩＰ核技术的出现有效的缩短了ＳｏＣ的设计周期并使得芯片设计更具灵活性。本文将对这种技术进行详细的介绍。

基于虚拟SoC平台的IP正交激励验证方法

针对传统的IP验证方法中模块级验证平台与激励发生机制效率较低且难以重用的问题,提出一种基于虚拟SoC平台的正交激励验证方法,以优化IP验证流程.通过高层抽象建模,对传统IP验证平台进行扩展,构建包括系统级功能模型与外设行为模型在内的IP验证虚拟SoC平台;基于此平台提出通信与计算分离的正交化激励映射,并分别优化IP通信接口与逻辑功能验证用例生成流程.多个IP的功能验证实例结果表明,该方法可显著地提高IP验证重用性与验证效率,降低验证复杂度.

集成电路设计产业产品创新趋势研究——国际片上系统(SOC)IP核发展现状及对策分析

基于国际集成电路设计产业的分析,系统阐述了国际SOCIP核的发展状况,指出SOC设计将是集成电路设计企业技术创新的发展方向,提出了一些国际SOCIP核发展的对策,包括IP核标准化、SOC技术平台开发及加强与Foundry的合作。

采用0.25μmCMOS工艺的SOC电源管理IP模块

设计了一个采用0.25μmCMOS工艺的电源管理IP模块。该模块包含DC/DC转换/调整、上电复位、低电压监测和后备电源自动切换功能,通过对电源的动态管理,可提供稳定的系统电源。该IP模块能够提供独立的数字电源、模拟电源和闪存电源,具有工作稳定,高电源噪声抑制比和较低的温度系数等显著优点。其接口符合VSIA标准,完全适用于深亚微米SOC的集成设计。

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型。该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题。在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性。