热老化对不同封装形式SOI基压阻式芯片的影响

采用热老化的手段提高封装后芯片的输出稳定性及使用寿命,并对热老化温度与老化时间的匹配问题进行了研究。首先介绍了压阻传感器的老化机理,然后在不同温度下对同批次不同封装形式绝缘体上硅(SOI)基压阻芯片进行老化,并对芯片老化前后数据进行对比。结果表明,300℃加电老化情况下,芯片稳定输出的时间为12h,且老化后芯片的各项指标均有改善。在温度允许范围内,适当的老化温度可以使芯片达到稳定输出状态,提升工作效率的同时为优化SOI基压阻芯片的老化时间提供了参考。

高性能SOI基纳米硅薄膜微压阻式压力传感器的研究

针对高端领域对高性能微小量程压力传感器的迫切需求,设计并实现了一种应用于电子血压计的高性能SOI基纳米硅薄膜微压阻式压力传感器,并提出了相应的检测电路。根据小挠度弯曲理论设计了传感器方形敏感薄膜结构,确定了纳米硅薄膜压敏电阻的阻值大小和尺寸。采用ANSYS有限元分析(FEA)对所设计的传感器结构进行仿真,根据仿真结果确定了压敏电阻在膜片上的最佳放置位置。基于标准MEMS制造技术,在SOI基纳米硅薄膜上设计并实现了该压力传感器。实测结果表明,室温下,在0~40 kPa微压测量范围内所设计的传感器检测灵敏度可达0.45 mV/(kPa·V),非线性度达到0.108%F.S。在-40℃~125℃的工作温度范围内,温度稳定性好,零点温度漂移系数与灵敏度温度漂移系数分别为0.0047%F.S与0.089%F.S。所设计的压力传感器及其检测电路,在现代医疗、工业控制等领域具有较大的应用潜力。

SOI基底上制备的用于检测机器人手指接触力的微压阻式力传感器

为了使工业机器人可以稳定、高效地完成夹持任务,设计并制备了三种不同结构的微压阻式力传感器。利用热氧化、硼扩散掺杂、光刻、反应离子刻蚀、物理气相沉积和阳极键合等微电子机械系统(MEMS)加工工艺在绝缘体上硅(SOI)基底上制备出了尺寸均为2 mm×2 mm×0.5 mm的三种微压阻式力传感器。通过封装前后对三种传感器在z方向上的应力灵敏度测试,结果表明第二种传感器的灵敏度较佳,封装前可达0.18 mV/mN,封装后仍可达0.096 mV/mN,仅减少了0.084 mV/mN,仍具有良好的线性关系,输出特性的趋势与预计一致。同时,这三种不同结构的传感器各方向之间的串扰均小于5%,非线性小于满量程的3%。通过封装前后力传感器性能对比,为优化此类传感器设计提供了实验数据,为后续配置在机器人的指尖上实现高效、稳定的操作提供了参考。

SOI基横向SiGe HBT高频功率性能改善技术

为了在高频下兼顾电流增益β和击穿电压V_(CBO)、V_(CEO)的同步改善,从而有效提升器件的高频功率性能,利用SILVACO TCAD建立了npn型绝缘层上硅(silicon-on-insulator,SOI)基横向硅锗(SiGe)异质结双极晶体管(heterojunction bipolar transistor,HBT)的器件模型.研究结果表明:通过基区Ge的摩尔分数的梯形分布设计,可在基区引入电子加速场,并减小有效基区宽度,一方面有利于缩短基区渡越时间,提高器件的特征频率f_(T);另一方面也有利于降低电子在基区的复合,提高基区输运系数,从而增大β.然而,在基区Ge的物质的量一定的情况下,随着Ge的摩尔分数的梯形拐点位置向集电结一侧不断靠近,集电结一侧对应的Ge的摩尔分数也将随之增加,此时,器件的集电极电流处理能力将显著下降,因此,需对摩尔分数值进行优化.同时,通过在衬底施加正偏压的衬底偏压结构设计,可在埋氧层上方形成电子积累层,提高发射结注入效率,从而增大β,但会退化击穿特性.进一步通过优化衬底偏压结构,设计出了兼具复合衬底偏压结构和基区Ge的摩尔分数的梯形分布设计的SOI基横向SiGe HBT.结果表明,与常规器件相比,新器件在保持峰值特征频率f_(Tm)=306.88 GHz的情况下,峰值电流增益βm提高了84.8,V_(CBO)和V_(CEO)分别改善了41.3%和21.2%.

先进SOI基板

该先进的SOI基板支持所有亚4.5nm工艺的应用和架构。它采用Soitec公司专利的Smart Cut工艺制作,SOI厚度控制达到±10A。

基于MEMS工艺的微热加速度计和微热陀螺仪的制备

微热加速度计和微热陀螺仪两者传感芯片结构相似,并且制备工艺完全兼容,在同一块绝缘体上硅(SOI)基板上运用同一工艺流程同时制备出了微热陀螺仪传感芯片和微热加速度计传感芯片。为了准确地创建微尺度的图案和结构,设计了四块光刻掩模版来制作该微热加速度计芯片和微热陀螺仪芯片,分别对应于接触孔开口、热敏电阻、互连布线和背面空腔。轻掺杂硅热敏电阻的可控电阻温度系数(TCR)大于传统金属丝,因此选择p型硅作为热敏电阻材料。TCR由硅片的掺杂浓度决定,使用了三种不同掺杂浓度的硅片进行对比实验,从而选定硅片的掺杂浓度为1×10^(17)cm^(-3),对应的TCR为3500×10^(-6)/℃。选择SOI作为衬底材料,显著增强了微热陀螺仪和微热加速度计的耐高温性,并且提高了其灵敏度。在电感耦合等离子体-反应离子刻蚀(ICP-RIE)和氢氟酸(HF)蒸气工艺过程中,通过光刻胶和聚酰亚胺层成功保护了非常薄和易碎的热敏电阻,在4英寸(1英寸=2.54 cm)SOI基板上一次最多可以成功制备出180个微热陀螺仪传感芯片和108个微热加速度计传感芯片,制备的微热加速度计传感芯片尺寸为2 mm×2 mm×0.4 mm,微热陀螺仪传感芯片尺寸为5.8 mm×5.8 mm×0.4 mm。分别对制备的微热加速度计和微热陀螺仪进行了测试,微热陀螺仪x轴灵敏度为0.107 mV/(°/s),y轴灵敏度为0.102 mV/(°/s),微热加速度计灵敏度为13 mV/g。通过一次工艺流程制备出两种热流体惯性传感器,极大地缩短了制备时间,降低了制备成本,成功实现了高精度的批量生产。

Study on the Characteristics of SOI DTMOS with Reverse Schottky Barriers

Silicon-on-insulator dynamic threshold voltage MOSFETs with TiSi2/pSi as reverse Schottky barriers （RSB） are presented. With this RSB scheme,DTMOS can operate beyond 0.7V, thus overcoming the drawback of DTMOS with the gate and body connected. The experimental results demonstrate that the threshold voltage in DT mode with an RSB is reduced by about 200mV at room temperature. SOI MOSFETs in DT mode with an RSB have advantages such as excellent subthreshold slope and high drivability over those under normal mode operation. The breakdown characteristics of SOI MOSFETs in the off-state are compared for the DT mode with RSB, floating body mode, normal mode.

日本开发8英寸SiC单晶制造技术

日本Air Water公司和大阪府立大学共同开发了8英寸大直径SiC单晶的制造技术，这在世界上尚属首次。该技术是用化学气相沉积法（CVD）在SOI基板上生长SiC晶体层。制造工艺如下：①在Si基板上嵌入SiO2氧化层（形成SOI）基板；②使表面Si层减至极薄；③生成SiC种层；④进行SiC单晶层的外延生长。生长SiC单晶层使用的是该公司自制的高真空外延生长装置“VCE”。

SOI光电子集成

SOI(Silicon-on-Insulator)光电子集成已成为十分引人注目的研究课题,其工艺与CMOS工艺完全兼容,可以实现低成本的SOI基整片集成光电子回路。本文综述了近几年来SOI集成光电子器件的发展以及一些最新的研究进展,着重分析几种最新型光无源器件的工作原理和结构,包括SOI光波导、SOI光波导耦合器、SOI光波导开关、相位阵列波导光栅(PAWG)、基于SOI的光探测器等,并介绍了中国科学院半导体所集成光电子国家重点实验室的研究进展。

新型半导体器件及工艺基础研究

为了提高系统芯片的可靠性和性能价格比,增强其市场竞争力,缩小器件特征尺寸并提高集成度仍是一个主要的途径。当器件特征尺寸进入亚50nm以后,大量来自于传统工作模式、传统材料、传统工艺乃至传统器件物理基础等方面的问题将成为器件特征尺寸进一步缩小的限制性因素。因此我们的973项目从新型材料、半导体器件分析、新型器件结构、关键制备工艺等方面开展了深入的研究。本文主要介绍我们在新型半导体器件结构以及制备工艺方面取得的主要成果,具体包括平面双栅器件、金属栅器件、垂直沟道双栅器件、DSOI器件、SON器件、SOI肖特基晶体管、高K介质器件等。

日本开发8英寸SiC单晶制造技术

日本Air Warer公司和大阪府立大学共同开发了8英寸大直径SiC单晶的制造技术，这在世界尚属首次。该技术是用化学气相沉积法(CVD)在SOI基板上生长SiC晶体层。制造工艺如下：①在Si基板中嵌入SiO2氧化层(形成SOI基板)；②使表面Si层减至极薄；③生成SiC种层；④进行SiC单晶层的外延生长。生长SiC单晶层使用的是该公司自制的高真空外延生长装置“VCE”。