基于SOI衬底的一种新型磁敏晶体管研究(英文)

设计了一种基于SOI衬底且由新型磁敏晶体管组成的磁敏测量电路。理论分析了n+-π-n+晶体管基区长度大于载流子有效扩散长度Leff时的磁灵敏度。该磁敏晶体管可应用于磁场的测量,实验结果表明在磁场B=0.1T时,这种新型结构给出高的磁灵敏度即△Ic/Ic0≈20%,并且有很好的电控制特性。该磁敏晶体管的槽形复合区采用MEMS技术制造。

硅片键合制备SOI衬底

硅片键合制备ＳＯＩ衬底童勤义（东南大学微电子中心，南京２１００９６）一、引言硅片直接键合ＳＤＢ的研究与开发，从８０年代中期以来，在国际上迅速开展起来，它的最主要特点是与硅超大规模集成技术（ＶＬＳＩ）的兼容性及其自身的灵活性。相同的或不相同的，抛光的半...

GaAsSOI衬底上PHEMT器件特性演示

利用分子束外延生长了 Ga As/Al As/Ga As夹层结构材料 ,通过侧向湿法热氧化技术 ,成功制作了Ga As SOI衬底 ,并在其上生长了 PHEMT材料结构。X射线双晶摇摆曲线分析证明材料结构完整 ,晶体质量良好。器件结果显示了优良的 I-V特性 ,零偏压下漏源电流为 3 2 0 m A/mm,最大跨导为 2 5 0 m S/mm,器件具有良好的夹断性能 。

SOI衬底和n^+衬底上SiGe HBT的研制

分别在高掺杂的Si衬底和SOI衬底上用超高真空化学汽相淀积(UHV/CVD)系统生长了SiGe/Si外延材料,并采用2μm的工艺制备出SiGe/SiHBT(Heterostructure Bipolar Transistor).使用晶体管图示仪测量晶体管的特性.性能测试表明,在SOI衬底上获得了直流增益β大于300的SiGeHBT,但SOI衬底上的SiGeHBT表现出较严重的自热效应.此外,使用Al电极制备的HBT具有大于0.3V的开启电压,而使用TiAu电极的HBT开启电压远小于该值.对不同衬底上研制的不同电极的SiGeHBT的直流特性进行了比较,并对产生不同特性的原因进行了分析.

基于SOI衬底的射频电感优化设计

比较了SOIRF电感与体硅电感的性能 ,并根据模拟结果分析了电感中空面积 ,电感形状结构 ,金属宽度、间距对SOI电感品质因数Q、自谐振频率、电感量L的影响 ,最后提出了一种基于SOI衬底RF电感的优化设计原则 .以往射频集成电感性能的比较并不固定电感值 。

基于SOI衬底的宽带低损耗声表面波滤波器研究

使用结构为42°Y-X LiTaO_(3)(600 nm)/SiO_(2)(500 nm)/Si的SOI衬底,通过抑制横向模式等优化设计,研制了单端谐振器和声表面波滤波器。经测试,谐振器的谐振频率为1.5 GHz,品质因数(Q)值高达4000;滤波器的中心频率为1370 MHz,插入损耗为-1.2 dB,1 dB带宽为74 MHz,相对带宽达到5.4%,阻带抑制大于40 dB,且温度系数在-55~+85℃时优于-9×10^(-6)/℃。该产品具有高频、宽带、低损耗、低温漂、高阻带抑制的特点,其性能指标优异,具有很好的实用性。

IBM展示基于极薄SOI衬底的22nm技术

IBM研究人员开发出了基于极薄SOI（ETSOI）的全耗尽CMOS技术，面向22nm及以下节点。在IEDM会议上，IBM Albany研发中心的Kangguo Cheng称该FD—ETSOI工艺已获得了25nm栅长，非常适合于低功耗应用。除了场效应管，IBM的工程师还在极薄SOI衬底上制成了电感、电容等用于制造SOC的器件。

使用SOI衬底的3-D CMOS成像仪

完全耗尽型SOI、红外对准、硅片间的低温氧化物键合以及高密度的3-D通孔等技术被成功地结合起来,用于3-D可视成像仪和雪崩光电二极管成像仪的制造。

基于SOI衬底和外延衬底的高速光电探测器研究

高速硅基光电探测器价格低廉且易于和光接收机集成,在短距离光通信中被广泛应用。对基于绝缘硅(SOI)和外延(EPI)两种不同衬底的互补金属氧化物(CMOS)工艺的光电探测器进行了理论模拟和实验研究,理论模拟和实验规律一致。实验表明,研制的基于SOI衬底的光电探测器的小信号带宽最高为205MHz,响应度为0.051A/W;基于EPI衬底的光电探测器在相同条件下最高带宽为131MHz,响应度为0.21A/W。

SDB-SOI制备过程中工艺控制

SOI(Silicom-On-Insulator)晶圆是绝缘氧化物上有一层薄硅膜的硅晶圆。在SDB-SOI晶圆制备过程中,需要在进行晶圆键合、磨削、抛光等工序过程中,通过对键合空腔、顶硅厚度、顶硅TTV、顶硅形状、顶硅表面等参数的控制,可以降低后续工序加工难度,最终制备出高质量的产品。

基于体硅衬底制作全耗尽FinFET器件的工艺方案

随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究。基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构。不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿通问题,对于环栅FinFET器件,工艺实现是一个很大的挑战。综述了目前解决源漏穿通问题的各种工艺方案,提出了全新的基于体硅衬底制作环栅FinFET的工艺方案,并展示了关键步骤的具体工艺实验结果。

图形化Silicon-on-Insulator衬底上分子束外延生长可动GaN微光栅的研究

GaN材料作为第三代半导体材料,具有宽禁带、直接带隙、耐腐蚀等优点,是一种非常有前景的MOEMS材料。由于GaN的刻蚀目前尚未成熟,因此图形化外延生长法是一种较好的选择。本文基于SOI(silicon-on-insulator)基片,利用硅的微加工技术和图形化GaN分子束外延生长工艺,设计并加工了工作在太赫兹波段的、可以在二维方向上运动的SOI基GaN光栅。光栅周期为16μm,光栅宽度为6μm,峰值位置为25.901μm。通过仿真优化,设计的微驱动器在水平电压220V时,水平方向上的位移为±7.26μm;垂直方向加200V电压时,垂直位移2.5μm。为了研究在图形化SOI衬底上外延生长的InGaN/GaN量子阱薄膜的光学性能,用激光拉曼光谱仪对薄膜进行了光致发光光谱实验。实验结果表明,InGaN/GaN量子阱薄膜具有良好的发光性能,其发光范围为350~500nm,覆盖了紫外光到黄绿光。由于局域态效应与禁带收缩的作用,随着环境温度由10K升高至室温,薄膜的PL光谱的峰位呈现"S"形变化趋势。

衬底制造商IceMos发布贯穿晶圆互连技术助器件设计者克服封装难题

据EE Times报道，北爱尔兰SOI衬底制造商IceMOS Technology Ltd日前开发了一种全新的贯穿晶圆互连技术（through-wafer interconnect technology）。该公司成立于2004年，专为MEMS和IC市场提供SOI（绝缘体上的硅）衬底。

用于后栅工艺的SOI-FinFET选择性沟道缩小技术

在FinFET技术中Fin的宽度对器件性能有重要影响。较窄的Fin能够更好地抑制短沟道效应,改善器件亚阈值特性,但同时也导致源漏扩展区寄生电阻增大,驱动电流减小。提出了一种用于FinFET后栅工艺的选择性沟道缩小技术,即在去除多晶硅假栅后,对沟道区露出的Fin进行氢气(含氯基)热退火处理,在减小沟道区Fin的宽度、使沟道区Fin表面光滑的同时,保持源漏扩展区Fin的宽度不变。这种自对准的沟道缩小方法简单有效地解决了亚阈值特性和源漏扩展区寄生电阻对Fin宽要求不一致的问题,并改善了器件的拐角效应。这项工艺集成技术应用于栅长为25 nm^0.5μm的SOI-FinFET器件结构中,并测试得到了良好的器件电学特性。

SOI技术及其发展和应用

绝缘衬底上的硅(SOI)技术被誉为"21世纪的微电子技术"。它可消除或减轻体硅中的体效应、寄生效应及小尺寸效应等。该文对注氧隔离、键合再减薄、键合和注入相结合及外延层转移等SOI的几种主流制备技术进行了概述,着重介绍了SOI在抗辐照、耐高温等高性能专用电路、光电子、微机械方面以及三维集成电路等领域的主要应用,最后讨论了近几年来SOI技术研究和发展的新动向。

基于0.13μm SOI COMS工艺的VCSEL驱动器设计

介绍了一种低功耗高速垂直腔表面发射激光器(VCSEL)驱动器的设计。该芯片设计使用国产0.13μm SOI CMOS工艺,能提供6~8mA可调调制电流及4~7mA可调偏置电流。驱动电路采用多级级联放大并结合无源电感并联峰化技术,用以拓展带宽。测试结果表明,该电路在1.2V单电源工作电压下,最高工作速率可达5Gbit/s,总功耗仅为48mW。

SOI压阻式面内加速度传感器的交叉灵敏度

设计了一种基于绝缘衬底上硅(SOI)片的面内振动压阻式加速度传感器,并针对其交叉灵敏度性能进行了研究,分析得出传感器的灵敏度与压阻微梁的轴向应力呈正比关系,并通过仿真说明该结构形式的加速度传感器具有非常低的交叉灵敏度,对检测方向的输出干扰非常小。进行了工艺加工和实验测试,实验结果表明,该面内振动的压阻式加速度传感器在20℃下,工作方向上的灵敏度为0.67 mV/g,而另外两个非工作方向(x轴和z轴)上的交叉灵敏度分别为7.3×10-4%和6.6×10-4%,对工作方向的加速度检测影响非常小,此结构的设计方法对于高性能的加速度传感器的研究具有重要的参考意义。

一种压阻式高g值加速度传感器

讨论了硅的压阻效应 ,利用简化的力学模型设计了高 g值压阻加速度传感器的结构参数、工艺流程和版图 ,并制备出样品 ,测试结果表明本传感器加速度可大于 80 0 0 g。

原子力显微镜探针批量制备工艺分析

为实现低成本原子力显微镜(AFM)探针的制备,开展了基于6英寸(1英寸=2.54 cm)绝缘衬底上的硅(SOI)的AFM探针制备方法的研究,实验分析了采用KOH湿法腐蚀纳米硅针尖的时间对针尖形貌的影响,给出了纳米硅针尖的缺陷类型以及产生缺陷针尖的原因,同时针对深硅干法刻蚀过程中散热不均的现象,提出采用导热系数高的黏接材料来改善散热问题。实验结果表明,基于6英寸SOI制备的AFM探针悬臂梁厚度偏差为±0.5μm,成品率大于90%,对制备的自锐式AFM探针与商用AFM探针进行了测试对比,自制AFM探针的扫描质量达到了当前商用探针的水平,满足形貌表征的需求。

毫米级无源微悬臂梁力值传感器件设计与制作

随着微纳技术、生物医学、航空航天等领域的发展,微小力值的计量得到了越来越广泛的应用。针对无源悬臂梁力值传感器的使用需求,研究了影响悬臂梁弹性系数的因素,设计了一组弹性系数为0.041-21.125N/m的无源悬臂梁力值传感器件,采用基于绝缘体上硅（SOI）硅片微机电系统（MEMS）工艺对器件进行制备,实验结果表明,制备的器件尺寸精度达到0.2%,器件的均匀性和成品率均可控。