基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA/CPLD的SoPC嵌入式设计特点,介绍采用SoPCBuilder设计工具有选择地将处理器、存储器、I/O等系统设计所需的IP组件集成到PLD器件上,也可以通过自定义用户逻辑集成到PLD器件上的开发方法,构建高效SoC。文中分析了嵌入式处理器Nios软核的特性,并给出了基于Nios内核的SoPC软硬件开发流程和自定义用户逻辑的软硬件设计过程。

SOPC——基于FPGA的SoC设计策略

介绍了SoC的特点 ,并针对其设计所而临的问题提出了Altera公司的解决方案———SOPC ,以及相关的Excalibur芯片和开发工具QuartusII与SOPCBuilder。

基于FPGA/SOPC的预测控制器设计与实现

针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA(field programmable gate array)的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammable chip,可编程片上系统)方案,在FPGA芯片上构建SOPC系统,设计SOPC的硬件及软件系统,实现了基于FPGA的预测控制器;建立了基于FPGA和dSPACE系统的实时仿真平台,并进行了控制器实时仿真实验。实时仿真实验验证了基于FPGA的预测控制器的功能及实时性。实验结果表明基于FPGA的预测控制器提高了算法的实时性,并具有微型化等特性,能满足新应用的需求。

一种基于FPGA／SOPC的逻辑分析仪设计

设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在N ios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法。实践表明,该设计方法是有效和切实可行的。

基于FPGA的可编程片上系统SOPC

介绍了可编程片上系统SOPC导致嵌入式系统设计变革的原因及优势,分析了基于FPGA的可编程片上系统的设计方法,提出了嵌入IP核的SOPC系统的解决方案.

基于FPGA的SOPC设计实践教学方法探索

基于FPGA的SOPC设计技术是现代电子系统设计人员的必备技能之一,并逐步成为嵌入式系统技术发展的新方向。本文针对电子科学与技术专业的教学实践,分别从SOPC嵌入式系统领域人才需求,知识体系进行分析。在此基础上,对课程内容,实验平台选择,实践环节设计和考核方式等进行了详细的说明,提出了一种基于Altera FPGA开发板DE2-70的SOPC设计教学实践体系。并以用户定制IP核实验为例,详细分析了该实践教学体系的教学效果。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。

FPGA内嵌处理器的SoPC系统设计与分析

SoPC技术是在片上系统SoC技术的基础上发展起的,二者的共同点为将处理器、存储器、I/O接口等系统设计需要的功能模块集成到一个芯片上实现。相比SoC系统,SoPC系统还具有可编程性强、产品问世周期短等优点,在保证系统性能与灵活性、提高系统执行速度的同时又可显著地降低系统成本。在对SoPC技术进行概述的基础上,较为详细地介绍了一个基于FPGA内嵌PowerPC处理器的可编程片上系统的设计,利用软硬件协同设计技术,完成软硬件划分、软硬件设计、硬件综合、软件编译以及软硬件协同验证等工作,并结合SoPC技术的特点对其优势进行了分析,对其应用前景进行了探讨。

基于FPGA的SOPC软硬件协同设计

软硬件协同设计作为嵌入式系统开发的重要方法,在克服传统设计方法缺陷的同时,也在系统开发的风险性降低、周期性缩短、稳定性增强等方面表现出优势.文章讨论了软硬件协同设计方法支持的SOPC系统建模、设计、仿真、综合各阶段实施方法,以Altera的Quartus II为具体应用开发支持环境,论述了协同设计流程和实施要点,并给出具体应用开发实例.

基于FPGA/SOPC-NiosⅡ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核NiosⅡ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1 Hz～100 MHz周期信号的精度为8×10^(-6)的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法.

基于FPGA+SoPC的视频图像处理系统设计

随着信息科技技术的深入研究与应用,在很多行业领域都应用到视频图像。该文对视频图像处理系统设计分析与研究关键通过SoPC及FPGA两大处理技术。系统采用视频转换芯片SAA7113完成视频图像采集模块的设计,采用CY7C1049 SRAM完成图像数据的存储,设计VGA显示输出控制关联模块,同时重新修改了显示芯片具体运作形式的配置信息,相结合产生VGA具有控制能力的信号;参考VGA显示器的运行原则,实现了VGA帧一致性信号与接口水平的提升。

基于FPGA的液晶显示SOPC系统设计

使用Altrera公司提供的IP核来加快开发NiosII外设的速度,提高外设性能,并加上由个人编写的LCD控制器IP核,构建一个软硬件复合的液晶显示SOPC系统.使用FIFO模块作为缓冲解决跨时钟域的问题.使用2个SRAM作为双显存,可以有效避免显存的读写冲突.采用7寸模拟液晶大屏,TFT-LCD工艺制造,真彩256色,性价比高,非常适合应用于工控领域.使用NIOS处理器进行袜子缝头机界面开发,实现了清晰的动态显示.

基于FPGA的SOPC嵌入式系统设计

SOPC(Systemon Programmable Chip)嵌入式设计是一个崭新的嵌入式系统设计技术。它将处理器、存储器、I/O口等系统设计需要的模块集成在一起,设计集成为相对独立的IP核,从而完成实际生产和科研所需要的各种功能。该系统是集EDA和SOPC为一体的嵌入式系统。其核心采用Altera公司Cyclone系列的EP1C3T144,并配以丰富的外设,如键盘阵列、各种通信传输接口等。整个系统设计灵活、可扩充、可升级,并且具备软硬件在系统中可编程的功能。不仅可以应用于科研领域,也可以适应高校嵌入式系统实验教学的需要。

基于FPGA的SOPC设计

本SOPC系统在Altera公司Cyclone系列芯片EP1C6Q240中移植Nios Ⅱ嵌入式处理器,作为核心控制电路;利用FPGA丰富的可编程逻辑资源和IP软核构成嵌入式处理器的接口模块,实现对SDRAM存储器、FLASH存储器、LCD液晶显示器、独立键盘、LED等硬件的控制;软件设计采用开源的uC/OS-Ⅱ嵌入式实时操作系统,完成一个嵌入式系统硬件设计.经调试运行,在该系统上成功进行了推箱子游戏,验证了基于FPGA硬件设计的可行性,实现嵌入式实时多任务软件的开发.

基于FPGA和SOPC的视频图像处理系统的研究

介绍基于EDA技术的数字视频图像系统的实现方案。本设计利用Altera公司最新的SoPC(可编程片上系统)解决方案——以NiosII嵌入式软核处理器为核心,实现视频图像处理系统。文中介绍系统框图和部分仿真结果。用FPGA来实现视频图像处理,加快了数据的处理速度,提高了系统的实时性和可靠性,节约了硬件成本。

基于FPGA的数字上／下变频SOPC的设计与实现

在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。结果表明系统稳定可靠，方案是可行的。

基于FPGA的NiosⅡ多处理器SOPC系统设计研究

本文对利用FPGA芯片实现NiosII多处理器系统的关键问题进行了研究和探讨,重点介绍了硬件系统组建、资源共享、核间通信、程序编写以及NiosIIIDE环境下的程序编译调试等5个问题。

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。

基于FPGA和SOPC以太网通信系统解决方案

传统的以太网解决方案,一般采用CPU连接物理层接口芯片,需要编写以太网通信协议,对后续系统的开发和维护均提出较高要求;本系统采用SPOC技术,解决了上述缺点。方案中采用Altera公司的CycloneⅡ系列芯片EP2C20F484C6,添加NiosⅡ嵌入式处理器软核作为控制CPU,利用带有TCP/IP协议栈W5100来实现以太网接口;采用SPI串行总线接口方式,接口程序相对简单。

基于SOPC和FPGA的智能机器人无线通讯系统设计

针对单处理器系统控制的机器人,其无线通信系统存在丢包现象和实时性差等弊端,设计了一种以FPGA作为机器人的主控制器,以PT2262/2272为通信芯片的无线通讯系统。该设计包括无线发射模块、接收模块、SOPC建立及软件实现。研究结果表明,该方案实现灵活,具有体积小、稳定性高、实时性好等优点,不仅解决了丢包的问题,而且具有一定的可扩展性。