面向ARMv8 64位多核处理器的QGEMM设计与实现

该文在ARMv8 64位多核处理器上基于OpenBLAS首次设计、实现并优化了四精度矩阵乘法(Quadruple precision General Matrix-Matrix Multiplication,QGEMM).由于浮点计算中不可避免地引入舍入误差,双精度矩阵乘法(DGEMM)在某些情况下不能给出令人满意的数值结果,因此需要高精度或多精度算法来实现更精确的计算.Double-double算术是一种较为有效和广泛使用的手段.文中采用double-double数据格式构建结构体存储四精度浮点数据;基于OpenBLAS中的稠密矩阵计算的分块算法,增加四精度数据格式的相关的头文件和源文件,并用汇编代码撰写文中所提出的QGEMM的核心内核;利用无误差变换技术,调整并优化内核中的算法流程,避免规格化操作步骤造成的数据强制依赖关系;通过分析算法的数据依赖关系,设计寄存器的分配和轮转策略,优化指令调度顺序,开发指令级并行性,提高QGEMM的实际性能.根据具体算法使用混合乘加指令(FMA)的程度不同,文中采用了算法理论峰值性能这一概念,其有别于机器理论峰值的概念,能更好地评估文中所提出的QGEMM的实际效率.数值实验表明:文中通过汇编代码实现并优化的QGEMM性能最高达到19.7Gflops,效率为在ARMv864位多核处理器平台上QGEMM算法理论峰值性能的82.1%,在满足数值结果精度要求的同时,其计算速度约是由C语言撰写的未优化的QGEMM和MBLAS中QGEMM的5.8倍,是编译器GCC实现的long double数据格式的QGEMM的24倍.同时数值实验还显示文中提出的QGEMM针对不同规模的矩阵具有较好的线程可扩展性.

基于SPARC V8结构处理器的计算机系统设计

首先介绍了国内外计算机SPARC体系结构的研究现状,指出SPARC体系结构已成为国际上流行的处理器结构之一,而且众多航天机构也采用了SPARC结构的处理器设计其航天器的计算机系统。随后,着重说明了SPARCV8的组成结构以及国内外基于SPARCV8结构设计实现的处理器。最后给出了基于国产SPARCV8结构处理器BM3802设计实现的最小系统组成结构。

面向ARMv8 64位多核处理器QTRSM的实现

在ARMv8 64位多核处理器上基于OpenBLAS实现了四精度三角矩阵求解(QTRSM)。基于两种数据格式分别实现了QTRSM,第一种实现利用GCC编译器对long double数据类型的支持来实现QTRSM,第二种实现采用double-double数据格式及其相应的四精度加减法、乘法和除法。以long double数据类型QTRSM为测试基准,就不同矩阵规模下测试结果精度和时间与double-double数据格式QTRSM进行比较。实验结果表明:两者得到近似相同精度的数值结果,但double-double数据格式QTRSM的性能是long double数据类型QTRSM的1.6倍。随着线程数的增加,两种QTRSM实现的加速比接近2.0,具有较好的可扩展性。

Fujitsu(富士通)发布全新SPARC64 Ⅶ4核处理器

2008年7月14日，IT服务供应商Fujitsu（富士通）发布了最新的SPARC64 Ⅶ 4核处理器，并宣布将其配置于SPARC Enterprise UNIX服务器中高端的型号上。至此，SPARC Enterprise中端型号“M4000”、“M5000”以及高端型号“M8000”和“M9000”等产品系列将面向用户提供配置最新的SPARC64TM Ⅶ 4核处理器和原有的“SPARC64TM Ⅵ”双核处理器共计8个机型。

SPARC处理器启动代码的分析与编程

优秀的启动代码的编写可以保证程序的稳定高效运行。首先介绍了SPARC启动代码中中断向量表的定义、堆栈初始化、系统硬件初始化,然后重点分析了代码的搬运和程序跳转的实现。虽然是针对BM3803芯片,却可以推广到一般SPARC嵌入式系统的启动代码的分析与设计中去。

科学计算程序在FT64流处理器上的实现、优化和评测

流体系结构是一种适应VLSI工艺发展的新型体系结构,它是否对科学计算程序有效是一个广泛关注的问题。本文选取NASA并行测试程序集中的一个数据密集型程序MG,研究了它在一个64位的面向科学计算设计的流处理器FT64上的实现和优化问题。在FT64上的实测表明,经过面向片上存储层次的优化,FT64能够达到与Itanium 2处理器相当的性能。

SUN的SPARC处理器体系结构及TurboSPARC微处理器

本文介绍了Sun Microsystems公司的SPARC处理器体系结构以及TurboSPARC微处理器,详细叙述了其技术特征及优化性能。

ARM:全新64位处理器引领计算跨入新时代——访ARM公司首席商务官Mike Inglis

10月底,ARM宣布推出第一个64位处理器系列——Cortex-A50系列,并推出Cortex-A53与Cortex-A57处理器,可与现有32位处理技术的扩展升级。ARM称全新64位处理器引领移动及企业计算跨入新时代。

64位处理器IA-64的技术特点

本文着重介绍下一代处理器Ｍｅｒｃｅｄ的ＩＡ６４结构所采用的推断技术和风险装载技术。并对ＲＩＳＣ处理器前途作简要评述。

基于64位处理器的Android平台优化AES加密算法

与PC机相比,在手机上实现同样的算法要求占用空间小、功耗低。高级加密标准(AES)的S盒设计采用查表方式,复杂度较高、消耗功率大,因此,将它用于手机中要对它进行优化。本文提出优化AES加密算法,将分组长度扩充至256位,增加分组长度能提高算法的安全性;在采用求逆运算的基础上添加仿射变换,以运算代替查表操作,能减少存储空间;将字替换、行移位、列混合合并在为成为一个运算步骤,其输入数据为16位、输出数据为64位,能提高运算效率。实验结果表明,该算法既能大幅提升加密强度又能保持高运算效率。

基于32位SPARC处理器的JTAG仿真器设计与实现

在研究IEEE1149.1标准和JTAG调试原理的基础上,以SPARC处理器内嵌调试体系结构为核心,设计实现一种JTAG仿真器.JTAG仿真器通过以太网和串口与上位机通信,利用FPGA发送JTAG协议时序完成用户调试任务.该系统设计可扩展性好,成本低,且JTAG数据发送速率可达到8Mbit/s、性价比高.经测试,该系统能稳定、可靠工作.

IA-64微处理器与HP高性能服务器体系结构

本文从并行处理的角度出发,简要阐述了Intel&HPIA-64微处理器的体系结构,探讨了当前主流商用服务器体系结构的技术特征,并以HPSuperdome服务器为例,具体进行了高性能服务器的结构介绍。

SPARC微处理器综述

SPARC是一个开放的体系结构标准,它基于80年代加州大学伯克利分校对RISC微处理器的研究成果,现在已成为国际上流行的RISC微处理器体系架构之一。本文介绍了SPARC微处理器的发展历史、优势特点和国内外现状,并对其未来发展进行了展望。

64位微处理器的现状与发展

本文介绍了目前世界上主要的64位微处理器的历史、现状及未来的发展方向,并介绍了各制造商的技术水平和产品的主要性能。

ARM推出高效64位处理器Cortex—A50系列

ARM推出新款ARMv8架构ARM Cortex～A50处理器系列产品。该系列率先推出的是Cortex—A53与Cortex—A57处理器以及最新节能64位处理技术与现有32位处理技术的扩展升级。该处理器系列的可扩展性使ARM的合作伙伴能够针对智能手机、高性能服务器等各类不同市场需求开发系统级芯片（SoC）。Cortex～A57是ARM最先进、性能最高的应用处理器，Cortex—A53不仅是功耗效率最高的ARM应用处理器，也是最小的64位ARM处理器。

基于TMS320C64X协处理器TCP的Turbo译码实现

介绍了TMS320C64X系列DSP内部Turbo码协处理器(TCP)的结构和算法。给出了使用TCP实现符合3GPP协议的Turbo译码的程序流程,实现了一种使用中断服务程序控制的高效处理流程,最后给出了TCP译码性能与处理时延的硬件实现结果,并做出了一定的分析。

高性能64位微处理器

本文介绍了目前国际上已投入使用的和正在研制的 64位微处理器 ,分析了各自的性能特点 ,着重对Alpha处理器的设计思想、体系结构及实现技术进行了研究和分析 ,论述了 64位微处理器对计算技术、多媒体处理及Internet服务的影响和作用。

64位微处理器体系结构发展回顾和展望(上)——2002年全国计算机体系结构学术会议技术报告

本文从回顾和分析64位微处理器历史、现状、未来发展出发,说明Intel和HP合作开发的IA-64EPIC体系结构IPF系列的先进性和开放性以及发展潜力,它将要取代64位RISC芯片成为未来系统设计和企业应用的主流平台。