基于网购视角的CPI销售点替代偏差分析

随着网络零售额的快速增长,网购商品价格对CPI的影响成为了学术界关注的焦点。本文以平均指标的定义、价格指数模型的公理化检验法则为理论依据,利用网购交易额与社会商品零售总额,构建修正系数,首次定量研究网购视角的CPI偏差问题。实证结论显示:(1)网购商品价格会降低现有CPI、月均偏差为0.0305%;(2)随着修正系数增大,网购现象导致CPI偏差增大。

基于ARM7与FPGA的无功动态补偿控制器

为设计一种新型无功动态补偿控制器,以ARM7与FPGA为核心器件,运用了FPGA并行控制2路数据高速采集和利用I2C总线实现多个器件的连接以及使用SD卡实现数据的大容量存储的方法,重点介绍了在FPGA上设计SPI内核以实现对SD卡读写的方法,设计D12驱动以实现ARM与PC的USB通信的方法以及设计一种新型键盘扫描以实现人机交互的方法等。实验结果表明系统具有性能高、实时性好、补偿快速准确等优点。

基于AMBA总线的SPI协议IP核的设计与验证

基于AMBA总线接口,设计了一个可灵活配置为Master/Slave模式、可设置传输速率并能适用于4种时钟模式的SPI协议IP核。详细说明了该IP核的系统构架、接口信号和子模块设计,使用VerilogHDL实现硬件设计,通过FPGA时序仿真,验证了该设计在实际工程应用中的有效性。

基于NiosⅡ的导引头电子舱信号群高速采集系统

导引头电子舱是导弹探测、跟踪目标的部件,是导弹系统的关键部分,因此电子舱产品使用前的调试和检测至关重要。介绍了一种基于Nios II的导引头电子舱信号群高速采集系统。该系统采用Cyclone II系列EP2C35芯片,以Nios II软核为核心处理器,完成了对A/D转换后的30路信号群的高速采集处理。与之前采用PCI总线方案相比,此方案简化了硬件电路、减小了设备体积、降低了成本,可以满足不同产品的各种逻辑电平、编码装定、参数预置及功能拓展升级的需求,提高了系统的可靠性和智能化分析处理实验数据的水平。

一种基于8051核SoC引导程序的设计与实现

引导程序的开发是系统芯片设计的重要组成部分。针对基于8051核的某控制系统芯片的具体要求,提出了一种系统芯片引导程序的设计策略。该策略思路是:当系统上电复位后,开始执行固化在系统芯片中的引导程序,并加载存储于片外串行接口Flash的用户程序到片内SRAM中;加载完成后,程序无条件跳到SRAM中执行用户程序。在分析该系统芯片组成的基础上,重点阐述了引导程序开发面临的问题、解决的思路、引导程序的具体实现及开发编译环境的配置。该方案对其它系统芯片引导程序的设计具有一定的参考价值。

基于APB总线接口的SPI协议IP核的设计与验证

基于APB总线接口,设计了一种可灵活配置为Master/Slave模式、设置传输速率、支持DMA功能并适用于4种时钟模式的SPI协议IP核。首先介绍了SPI协议标准,然后详细说明了该IP核的系统结构、接口信号和子模块设计,并使用了Verilog HDL语言实现硬件设计。最后通过了FPGA时序仿真,验证了该设计的正确性。该IP核已成功用于一款通信芯片,证明了该IP核在实际工程中的可行性。

一种可复用的SPI接口设计与实现

基于SPI接口标准的研究,提出一种新型的可复用SPI接口设计方案。通过重新设计SPI接口,解决了SPI无法由从设备发起通信以及传输无反馈的不足。时钟分频采用约翰逊计数器实现,保证了SPI在没有应答机制的情况下数据传输的正确性。该设计基于FPGA实现,并在Qusetasim仿真环境下验证通过。设计满足SPI接口串行数据高速传输的要求,性能可靠,可作为独立的IP核应用于微处理器之间的数据传输。

基于STC89C52单片机的SDHC卡初始化操作

介绍了SDHC卡的硬件电路设计和SD卡的命令格式;以增强型51单片机为主机,实现对SDHC卡的初始化操作,采用SPI方式与卡通信,为随后的FAT32文件系统操作建立可靠的连接。设计完全遵循SDV2.0规范,采用规范中的新增命令及新的卡容量计算方法,可方便、快速地辨别MMC、SD和SDHC卡,并准确得到卡的容量信息。

SPI IP核及其在微投影系统中的应用

介绍了SPI总线控制器IP核的硬件结构与应用方法,并着重介绍了该IP核在微投影系统中的使用,以完成微显示芯片的初始化。实验表明,该SPI总线接口使用灵活,便于移植,并且稳定可靠。

基于FPGA的通用SPI总线IP核设计与实现

为了解决SPI协议中串行时钟的通用性问题,提出了一种基于FPGA实现SPI总线IP核的设计方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法并对各个模块进行阐述。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了SPI主机的设计方法并结合SPI时序给出了相应的数学模型。采用STMicro公司的M25P64串行FLASH结合该IP核设计了系统方案。最后在Modelsim环境下对FLASH的读、写操作进行仿真,并通过signaltap进行在线测试验证了该IP核设计的正确性和可靠性。

支持AVALON总线协议的SPI通信设计实现

串行外围接口(serial peripheral interface,SPI)是Motorola公司提出的外围接口协议,它采用—个串行、同步、全双工的通信方式,解决了微处理器(或者微控制器,嵌入式微处理器)和外设之间的串行通信问题,并且可以和多个外设进行直接通信,具有配置灵活,结构简单等优点。为了节约SPI接口开发时间、提高系统的重构性,结合AVALON总线为微处理器和IP核提供了高性能无缝传输的信息通道和SOPC较强的系统重构两方面的技术优势,系统采用ALTERA公司提供的SPI从控制器内核,实现了支持AVALON总线协议的SPI通信。实验结果表明,该SPI通信接口硬件结构简单、传输效率高、可靠性强,同时降低了通信系统设计复杂度。

高速SPI接口在OSD中的应用

面对日益华丽的OSD开发,出现了加载OSD信息的速度瓶颈。设计基于SPI总线,在FLASH与视频字符处理模块之间建立一条高速通道。该设计使用Verilog HDL语言实现RTL设计,详细阐述了高速SPI的设计思路,详细说明了IP核的系统架构,接口信号和子模块设计。经过FPGA验证结果表明,传输速率大幅度提高,满足在了OSD应用中高带宽的速度要求。

高性能主从模式动态可重构的SPI IP核设计

为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求,设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核。该SPI IP核通过状态机来控制数据传输模块端口的方向,以此来解决主从模式下数据传输方向相反的问题,通过对移位寄存器的复用减少了逻辑资源消耗,利用时钟分频模块来实现不同传输速率下的数据交换,设计了配置数据传输模式的时钟极性和时钟相位等端口,方便了对SPI IP核的操作。结果表明:该SPI IP核符合SPI总线协议,在0.13μm工艺下消耗1 062个逻辑门,在系统工作频率80 MHz下的功耗约为0.395 7 mW。

基于FPGA的SPI Flash控制器的设计与实现

传统的Flash读写是通过CPU软件编程实现,其读写速度较慢,且占用CPU资源,另外由于Flash芯片本身功能指令较多,使得对芯片进行直接操作变得非常困难。本文提出一个基于FPGA的SPI Flash读写硬件实现方案,该方案利用硬件对SPI Flash进行控制,能够非常方便地完成Flash的读写、擦除、刷新及预充电等操作,同时编写的SPI Flash控制器IP核能够进行移植和复用,作为SOC芯片的功能模块。SPI Flash控制器采用VHDL语言进行编写,在Modelsim 6.5g上通过功能仿真,并且在XUPV5-LX110T FPGA开发板上通过硬件测试,实现结果表明方案的可行性。

基于MicroBlaze软核处理器的Bootloader设计

文章介绍了基于MicroBlaze软核处理器的Bootloader程序的设计,详细介绍了适用该程序的FPGA嵌入式系统的硬件配置及Bootloader程序设计的硬件逻辑设计流程和软件设计流程。该程序是在FPGA硬件配置完毕之后,在内部处理器上运行的一段启动代码,用来将FLASH中的用户程序传输至外部RAM,并引导嵌入式系统从用户程序中开始运行。它解决了使用大规模复杂应用程序的嵌入式系统的引导问题,已在实际中应用,具有良好的适应性。

应用于GPS导航基带芯片的SPI IP核的设计和验证

基于APB总线接口,设计了一种可设置传输速率、支持DMA功能并能适用于4种时钟模式的SPI IP核。首先介绍了SPI协议标准,然后给出了该IP核的系统结构和各子模块设计方法,并使用Verilog HDL语言实现硬件设计,最后通过Synopsys EDA软件和FPGA硬件协同仿真来验证设计的正确性。目前,该SPI IP核已经成功应用到导航基带芯片ATGB03上,证明了该设计在实际工程中的可行性。

频谱仪多种内核间通信机制的方案设计

手持式频谱仪系统采用的是ARM、DSP、FPGA的三核架构。对于多核架构,保证内核间的通信尤为重要。对于内核间通信,首先是对通信接口的硬件设计与通信机制的研究,然后着重介绍ARM支持下的嵌入式Linux的接口设备驱动的开发,包括通信接口HPI、SPI的驱动。最后完成驱动测试,整个系统运行稳定。

基于异构双核FPGA系统验证设计与实现

单核系统在同一个时间只能做一个任务,传统的单核系统已无法满足高性能的要求,双核系统甚至多核系统的架构也逐渐发展起来。为了降低产品风险,芯片在流片之前都需要对其所有功能进行验证和评估,验证是整个设计过程中非常重要的一个环节。随着嵌入式产品的发展,芯片越来越复杂,这导致FPGA验证平台越来越复杂。FPGA接近真实的芯片环境,速度快,实现方便,系统验证时通过软硬件同步工作能尽早发现设计上的问题。与软件仿真相比,FPGA不仅可以让设计运行在较高的频率上,还能运行复杂的系统程序,适合做长时间的系统验证和稳定性测试。本文提出了基于CORTEX-M4和CORTEX-M0双核异构的FPGA系统的验证方法,用于流片前对芯片进行系统功能验证和性能评估。本文重点提出通过SPI验证系统功能。经过该平台验证的目标芯片,流片回来的芯片所有的功能和性能都符合设计需求,可以进行量产。

黄石大冶湖生态新区核心区土壤重金属元素质量评价

以表层土壤为研究对象,通过测定Zn、Ni、Cd、Cu、Cr、Pb、As、Hg等8种重金属元素质量分数,采用一类建设用地土壤风险筛选值,利用“单因子指数法”和“内梅罗综合指数法”对土壤重金属质量进行评价,评价结果表明核心区建设用地整体土壤环境质量良好,适宜作为工程建设用地。

基于多核异构的工程机械可编程控制器研究

为了解决中国工程机械控制器存在的自主知识产权开发环境缺失、硬件系统高成本以及多任务响应较慢的3个主要问题,提出了拥有自主知识产权的多核异构低成本工程机械可编程控制器软硬件平台。硬件平台采用基于任务分工的低成本多微控制器模式,组建了运动控制板、自定义增强型SPI总线、IO板、模拟板及中央控制通讯板等硬件功能模块,各功能模块根据需求可以自由组合;软件平台自主设计了Engineer C语言及对应的编译器和调试集成开发环境。研究结果表明:设计的文本编辑、图形化编辑、代码自动生成、软件文档自动生成等软件功能模块实现了预期功能,部分达到了微软VS的水平;硬件与软件原型系统的联合测试表明该平台可以实现多核异构系统的快速开发与调试,具备进一步工业化的能力。