Altera SRAM型现场可编程门阵列总剂量辐射效应

通过比较不同模块的输出波形、不同源程序的功耗电流以及输出端口的高、低电平随总剂量的变化关系,研究了Altera SRAM型现场可编程门阵列(FPGA)器件在60Coγ源辐照下的总剂量辐射效应。实验结果表明:器件的功能和功耗电流随总剂量的变化不同;不同模块随总剂量的变化关系相似,不同源程序的功耗电流随总剂量的变化趋势一致;总剂量辐照实验时功耗电流可作为判断器件失效的1个敏感参数。

基于紫光现场可编程门阵列的无操作系统LwIP高效移植

现场可编程门阵列(FPGA)得到广泛的应用,在当前的背景下,国产FPGA异军突起,有其重要的意义。为了提升国产FPGA的应用水平,其对典型应用的高效支持将显得尤其重要。以装载了国产FPGA的紫光同创的PGL22G-MBG324开发板为基础,基于PANGO-M1软核和定制逻辑来实现传输控制协议/网际协议(TCP/IP)千兆网接口通信系统,在硬件端设计出能灵活适应各种网络传输速率的媒体访问控制器(MAC)和实现与外部物理层(PHY)连接的高速网络接口,在软核端移植了轻量型网络协议(LwIP)协议栈,实现软核与个人计算机(PC)的高效通信。移植作品效果显示,国产FPGA在网络通信上具有高度适应性。

基于单片机的可编程逻辑器件配置及加密

本文介绍了基于SRAM的可编程逻辑器件的原理,以Altera公司的FLEX 10K系列芯片为例,从系统的复杂度、经济性、可扩展性和保密性等方面,对多种系统配置方式进行比较,提出了由单片机和E2PROM存储器组成的被动串行配置方式,并采用单片机产生长伪随机码序列的方法,实现对系统的加密。

SRAM型FPGA单粒子辐照试验系统技术研究

单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子功能中断(SEFI)等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。

倒装SRAM型FPGA单粒子效应防护设计验证

在倒装芯片的单粒子效应防护设计验证中,重离子在到达器件敏感区前要经过几百微米的衬底材料,需要计算器件敏感区中离子的线性能量传输(LET)值。采用兰州重离子加速器加速的55 Me V/μ58Ni离子对基于倒装的Xilinx公司550万门现场可编程门阵列(FPGA)实现的典型系统的单粒子效应防护设计进行了试验验证,采用SRIM、FLUKA和GEANT等不同方法对试验中的LET值进行了分析,同时将SRIM分析的典型结果与基于磁偏转飞行时间法的试验数据进行了比较,发现与现有的重离子分析结果有一定差异。因此在防护验证中采用离子LET作为主要参数的情况下,应对重离子(尤其是高能段)的LET的计算方法进行约定,以规范试验过程,增强数据的可比性。

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路。为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证。为提高测试效率,设计了基于上述平台的自动注错方法。经过验证,该方法能够达到预期的帧地址覆盖率。实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用。

Flash型FPGA的编程及干扰抑制技术

为了降低Flash型现场可编程门阵列(FPGA)中的Flash开关单元在编程中受到编程干扰对阈值电压的影响,提高驱动能力的一致性,提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅扰对同一行中Flash开关单元阈值电压的影响;通过选择管隔离技术降低编程过程中漏扰对同一列中Flash开关单元阈值电压的影响;采用NMOS晶体管作为隔离管实现自限制编程,对Flash开关单元的阈值电压进行精确控制。实验结果表明,参照系统等效门数为百万门级Flash型FPGA中的Flash开关阵列形式2 912 bit×480 WL×20 Bank,按最差条件进行479次漏扰测试,Flash开关单元受编程干扰后的阈值电压漂移约为0 V;进行时长为40μs的栅扰测试,Flash开关单元受编程干扰后阈值电压漂移约为0.02 V。

IGBT器件级物理模型的FPGA设计与实现及在环验证

基于硬件在环(HIL)仿真,研究了绝缘栅双极型晶体管(IGBT)器件级Hefner物理模型及其求解算法与优化方法,在现场可编程门阵列(FPGA)上设计并实现了Hefner优化模型,并基于PYNQ框架对其进行了在环验证。首先,分析并仿真了Hefner物理模型与其求解算法,提出并训练了一个前馈神经网络用以拟合模型中的一组非线性函数;接着,在FPGA上设计并验证了Hefner优化模型IP核,并使用基于PYNQ框架的FPGA在环验证方法对其进行了板级验证;最后,用IKW50N60H3和FGA25N120两种型号的IGBT器件对IP核进行了实例验证。结果表明,Hefner优化模型能准确地反映IGBT的开关瞬态特性;在Zynq 7020芯片的处理器系统(PS)端运行PYNQ框架,可编程逻辑(PL)端时钟频率为100 MHz时,实现60 000个时间步长的时间为212 s,是软件运行同样次数所用时间(341 s)的62%,FPGA加速明显。

变电站电容型设备在线监测系统设计与应用

以有源零磁通电流互感器获取电容型设备及氧化锌避雷器微弱泄漏电流,以IRIG-B码为同步采样时钟,实现100 ns的高精度同步采样。在此基础上通过对现场可编程门阵列编程生成B码解码、模拟/数字转换控制、测频、雷击计数、温湿度采集等多个逻辑模块,围绕FFT IP核设计并实现多通道模拟信号采样、存储及快速傅立叶变换运算功能,在提升测量精度的同时,有效降低了装置的硬件成本。装置试验及现场运行数据表明:装置可以满足电力系统在线监测精度要求,并具有较高的稳定性和可扩展性。

帧转移型面阵CCD驱动电路的设计

采用帧转移型面阵CCD FT18作为传感器件,设计了一种高帧频大面阵CCD驱动电路。这种高速驱动电路能够保证在跟踪视频不变的情况下增加成像系统的视场角,满足了大视场搜索目标的要求。在介绍面阵CCD FT18的结构和特点的基础上,完成了FT18的时序电路和功率驱动电路的设计,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比。对系统进行了辐射定标,定标实验数据表明,当CCD积分时间为0.32 ms时,CCD响应度为线性,验证了驱动电路工作正常。整个系统采用现场可编程门阵列(FPGA)作为核心控制器件,完成自上而下的模块化设计,实现了硬件设计的软件化,提高了开发效率。

基于FPGA的三相电流型PWM整流器过调制策略的研究

研究了一种适合于三相电流型PWM整流器(CSR)的过调制方法,该过调制方法是对电流型空间矢量调制(SVPWM)线性调制区的连续扩展。该方法通过判断扇区电流矢量作用时间的长短来选择有效矢量并修正其作用时间,不需要预先存储大量的数据,也不需要复杂的控制算法,具有计算简单,消耗软硬件资源少的特点,非常适合于采用现场可编程门阵列(FPGA)作为控制器来完成数字化实现。采用这种简单的过调制策略可以扩大电流型整流器的直流输出电压范围,进而提高整流器的动态响应能力和满足一些特定负载的要求。仿真和实验研究都表明该设计不仅有满意的动、静态性能,而且在较大的直流电压变化范围内都可以保持单位功率因数和较小的交流输入谐波THD。

基于LUT的SRAM-FPGA结构研究

作为微电子工业中发展最迅速的一个领域 ,现场可编程门阵列 (FPGA)的内部结构设计越来越受到业内人士的关注。为此针对目前普遍采用的基于查找表 (LUT)的SRAM FPGA ,着重研究了其逻辑模块设计、布线结构设计和输入输出模块设计 。

改进型Cordic高精度DDS硬件实现

针对传统Cordic算法中迭代方向由剩余角度计算结果决定的缺陷,采用一种旋转方向预判断和校模因子改进的方法,在实现并行处理时由输入角二进制各位位值对迭代方向进行预测,可合并部分硬件电路,节省资源,提高算法运行速度和计算精度。实验结果表明,改进后的直接数字频率合成输出信号频谱杂散小且无杂散动态范围提高了20 dB,硬件资源比传统算法节约28%,计算误差达到10-5,该算法在速度、精度和资源低消耗上具有优势。

一种SRAM-FPGA在轨重构的工程实现方案

针对航天器电子系统在实际工程中要解决的星载资源受限、长寿命、高可靠等特殊问题,文章提出了一种基于静态随机存取存储器型现场可编程门阵列(SRAM-FPGA)在轨重构的方法及工程实施方案,对如何保证数据可靠传输与可靠存储等关键问题进行了讨论,并且给出了在某卫星工程中的具体设计方案和在轨验证情况。结果表明,采取的重构设计圆满完成了目标FPGA的功能升级以及在轨实时刷新,工作稳定正常,可以为其他航天器电子系统设计提供参考。

基于以太网物理层传输芯片的级联型传感器网络的非对称数据传输通道实现

根据级联型传感器网络中上行和下行两个方向上的数据流具有极端不对称的特性,提出了以太网物理层传输芯片(PHY)的新用法,将它看作两个独立的发送器和接收器,实现对下级节点的数据接收和对上级节点的数据发送,完成高数据率方向的数据收发;而低功耗、低成本的RS485芯片被用作实现低数据率方向的数据收发。系统的数据链路层控制器用FP-GA实现。最终系统测试的结果表明,两个通道工作正常,这种设计满足了低功耗、低成本和高数据传输率的平衡考虑。

改进型Cordic在DDS杂散抑制中的研究与仿真

依据DDS(直接数字频率合成)输出频谱特性和Cordic(坐标旋转数字计算机)算法基本原理,针对基于Cordic结构的DDS设计中相位角迭代方向不确定性和旋转角度非整周期性的缺陷,采用了相位角分阶段旋转法和多区域相位映射法对Cordic结构的DDS进行改进。通过Matlab输出信号和频谱仿真验证了所用方法的正确性和可行性,使用VHDL语言设计出16级流水线结构的改进后Cordic型DDS。Quartus II综合编译和Modelsim仿真后得出改进后DDS计算误差为10-5、硬件消耗仅为23%、SFDR(无杂散动态范围)扩至200dB。理论分析和实验结果证明了这两种方法改进综合后抑制杂散的有效性。

基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现

为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的。防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用。最后在FPGA开发平台上证明了该电路的可行性。

一种汽泡型铷原子频标伺服电路中的相位稳定性问题

着重讨论了汽泡型铷原子频标伺服电路中T型选频电路和RC移相电路的相位稳定性,分析了它们的附加相移波动影响整机频率稳定度的机理。为改进原子频标的性能,提出了一种用现场可编程门阵列(FPGA)实现对同步检测参考信号进行数字移相的技术。该基于FPGA的伺服电路的温度附加不稳定度为1×10-12/℃。

基于FPGA的梯度自适应格型滤波器设计

对于高灵敏度的数字信号的处理需要使用数值特性优良的格型滤波器。利用EDA技术设计了梯度自适应格型滤波器。实验表明更新反射系数的步长应随着模块数的增加逐步减小。对梯度自适应格型滤波器的单独模块采用驰豫超前技术设计,显著提高了FPGA的运行时钟速率。

基于FPGA的格型编码调制器设计

在数字系统设计中,高度集成的FPGA(现场可编程门阵列)可以将设计好的数字电路集成到一片超大规模集成电路中,且具有外围电路简单、修改方便等优点。应用FLEX 10k系列FPGA芯片,设计了一种格型编码调制器,可在石油仪器设备中广泛使用。