一种基于SRT-8算法的SIMD浮点除法器的设计与实现

在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一。基于SRT-8除法算法,设计一个SIMD结构的IEEE-754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法。通过优化SRT-8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率。同时,采用复用策略减少硬件资源开销,节省面积。实验表明,在40nm工艺下,本设计综合cell面积为18 601.968 1μm2,运行频率可达2.5GHz,相对传统的SRT-8实现关键延迟减少了23.81%。

克莱斯勒300C SRT-8

戴姆勒·克莱斯勒集团旗下的克莱斯勒300车系.自从推出以来就受到外界好评,当然.作为深深印刻着美国风格的车型.国内的知名度并不算高.仅有少量进口,但300系列在欧美的受欢迎,已经引得克莱斯勒产生乘胜追击的信心,推出300系列的性能加强版也就是顺理成章的事情.即300CSRT-8。

一种减小SRT浮点算法时延的优化方法

基于传统SRT除法算法的实现,提出了一种并行度更大的优化方法,即让传统SRT结构中组成商选择的相对独立两部分(包括计算选择函数表输入值和查找选择函数表)并行执行,从而缩短整体设计的时延.针对SRT算法基数为4,基数为8,基数为16的不同情况,使用Verilog硬件描述语言分别设计传统结构和相应的优化结构,然后通过DesignCompiler综合工具(采用.18标准单元库)得出时延和面积.实验结果表明,对于基数4的SRT算法,优化结构比传统结构时延大约能减小13.30％(减小的时延大约0.27ns),面积增加了5.02％;对于基数8的SRT算法,时延大约能减小22.31％(减小的时延大约为0.54ns),面积增加了31.94％;而对于基数16的SRT算法.时延大约能减小12.41％(减小的时延大约为0.33ns),但面积增加了259.59％.