利用SSE2指令构造随机数生成器

异或移位随机数生成器是Marsaglia于2002年提出的周期为2k-1且适合32位CPU快速实现的随机数生成器,其中k为32,64,96,128等。近几年,通用CPU技术有了较大进展,例如单指令多数据技术和多级流水线等。文章利用第2代单指令多数据流扩展指令设计了一类基于128比特面向软件实现的随机数生成器。这类新的生成器与异或移位随机数生成器类似,但是它可以充分利用CPU的新特性。其反馈逻辑更适合流水线处理,速度较不使用SSE2指令约有2倍的提高,同时其输出序列的随机性与异或移位随机数生成器类似。

H.264编码器的SSE2指令级优化

H.264视频编码标准采用了很多新技术,具有更优越的编码效率,同时也增加了计算复杂度,无法满足实时应用。由于单指令多数据扩展指令集2(SSE2)的并行运算能力可以提高计算机对多媒体数据的实时处理。文中主要采用了SSE2对H.264中的一些耗时较多的关键模块,例如整数像素运动估计中计算SAD、整数DCT变换、量化、Hadamard变换以及亚像素运动估计中计算SATD进行了指令级优化。实验结果表明,经过优化后,在保持视频图像质量的前提下,相应模块运行速度得到了提高,使H.264编码器整体的编码速度较好地满足实时要求。

基于SSE2对H.265/HEVC中分像素插值的优化

分像素插值算法是视频编码算法中的一项关键技术,对视频编码性能有非常重要的影响。在最新的视频编码标准H.265/HEVC中,提出了使用DCT插值滤波器（DCTIF）分别进行半像素和1/4像素插值,但是计算复杂度较大,尤其对于高分辨率和超高分辨率的视频编码应用。对滤波器系数的理论推导过程进行了详细介绍,并利用SSE2指令集进行了优化设计和实现,实验结果表明该方法比参考代码中的方法提高了217%～259%的性能。

高速率AVS整数变换的汇编实现与优化

简要介绍了AVS视频编码中耗时较长的整数变换部分,深入分析了不同的算法模式,分别应用MMX,SSE2和侧重乘法操作的SSE2等单指令多数据技术对AVS整数变换的关键算法模块进行优化。实验结果表明:3种优化方法均提高了整数变换的编码速率,性能最优的SSE2优化算法比未优化时的编码速度提高了约6.3倍,单次变换平均时延减少到0.5ms以内。

应用SIMD并行技术的SHA-1加密算法的批量实现

介绍了当今最为流行的加密算法———SHA-1算法,并对其原理及实现过程进行了分析,探讨了基于SHA-1算法使用SIMD技术提高CPU计算的并行能力的方法,为大量数据的散列运算以及如何在C程序中加入SHA-1算法的批量实现提供参考。

新世纪的Intel处理器揭密

处理器市场上AMD与Intel这对冤家的竞争总是没完没了，两家轮流坐庄，抢先发布最快的产品。但事实上一时的领先并不代表永远的胜利，CPU战场上总会有令人惊讶的事情发生。例如今年推出的Crusoe处理器构架就曾让Intel与AMD伤透了脑筋，因为毕竟已有厂商用这种另类处理器构架做出了相当于Pentium Ⅲ等级的CPU。