一种基于Verilog HDL的OBS汇聚模块的实现方案

对光突发交换(OBS)网络的边缘节点进行了研究,给出了一种新型的OBS边缘节点汇聚模块的实现方案。与以往基于软件仿真的方法不同,该方案以FPGA芯片EP2C20Q240C8为平台,采用Verilog HDL语言编写实现。时序分析结果显示:该汇聚模块能够实现两种基本的汇聚算法(FAP和FBL),同时占用芯片资源和时延情况分析结果也能满足OBS网络的传输需求。

基于Verilog HDL语言的新型抢答器设计

本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入,具有抢答倒计时功能,对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用Verilog HDL语言模块化和层次化的思想,使设计十分简单,能够广泛应用于各种竞赛中。

基于FPGA的SSI通信模块设计

为了实现SSI协议的从机与上位机的实时通信,设计基于FPGA工业数据采集用的SSI接口模块。利用LM2596稳压芯片及其外围电路设计电源,利用ADu M1201数字隔离芯片设计隔离电路,并通过MAX491实现差分信号转换;软件设计利用Verilog HDL硬件描述语言完成。该模块具有同步时钟发生器和独立供电电源,可独立工作,成本低且效率高。测试结果验证了方案的可行性和可靠性。

基于FPGA的电梯控制系统设计与实现

针对传统单片机、PLC等方式设计的电梯控制系统外围电路复杂、性能不稳等缺点,提出一种基于FPGA的电梯控制系统的设计与实现方案.系统采用Altera公司的CycloneⅡ系列FPGA芯片EP2C8Q208C8作为主控芯片,利用自顶向下的模块化编程思想和Verilog HDL编程语言设计了一个6层电梯控制系统.经软件仿真和硬件实现,结果表明该控制系统能够满足设计要求,并能扩展到多层电梯,具有很强的适应性和实用性.

基于FPGA的智能交通信号灯的设计

为了提高城市交叉口车辆的通行效率、缓解交通堵塞,解决交叉口在车流量相差很大时产生空等待的问题,文中提出一种基于FPGA的智能交通信号灯设计方法。以两相位十字交叉口为例,用Verilog HDL硬件描述语言在QuartusⅡ开发环境中由自顶向下的设计方法处理交通堵塞问题。智能交通系统包括分频模块、信号灯控制模块、译码显示模块;最后,利用QuartusⅡ13.0软件进行综合测试,并在ModelSim SE-64 10.4软件中对交通控制系统进行功能仿真;仿真结果表明,所提系统满足智能交通系统的设计要求,具有开发周期短、稳定性好、易维护等优点。

基于FPGA的PPM调制解调系统设计

针对旋转件参数的测试及传输,提出了一种基于FPGA红外数据传输的PPM调制解调系统的设计,并且在数据传输过程中加入了CRC校验,增加了数据传输过程的准确性。设计采用了Altera(Intel)的Cyclone10系列的10CL016YU256C8芯片,具有高速、高带宽、高容量等特点,适用于高速数据通信。通过Quartus II开发平台,用Verilog HDL硬件描述语言编写相应的调制、解调以及CRC校验程序。介绍了4PPM调制、解调的算法,以及CRC-CCITT校验码的算法,并通过Modelsim对系统进行了时序仿真,仿真结果验证了设计的正确性。

一种基于FPGA的BPSK数字调制器的设计

提出了一种基于FPGA芯片及D/A转换器的频率可调、相位可控的BPSK数字调制器的实现方案,同时阐述了电路的设计思路和实现方法。经过软件仿真,输出波形达到了技术要求,控制灵活,性能较好,也证明了基于FPGA的BPSK数字调制器的可靠性和可行性。

基于FPGA和DDS的声光调制器驱动电路的实现

提出了一种以现场可编程门阵列(FPGA)和直接数字频率合成器(DDS)芯片AD9910为核心器件,经过LT5514,HMC680LP4和HELA-10D组成的三级功率放大的声光调制器驱动电路。该文测量了此驱动电路的单频输出,频率切换输出和扫频输出性能,并使用1 572nm波长的分布反馈激光器(DFB)激光二极管作为光源,测试了该驱动电路驱动2款不同工作频率的光纤声光调制器的能力。实验结果表明,驱动电路的输出频率在30～300MHz可调谐,输出功率在20～30dBm可调谐,该驱动电路具有较高的灵活性,可用于驱动不同类型的声光调制器。

四进制混沌接收机的FPGA实现

为了解决传统通信方式本身不具有隐匿信息能力的问题,本文采用FPGA设计了一个基于Duffing振子阵列的四进制混沌接收机,主要用于接收混沌Duffing振子产生的四进制混沌信号。进行信号调制时主要利用了混沌Duffing振子的时域信号具有隐蔽性和类噪声的特性构建了较为安全的通信信息;解调时,利用了Duffing振子阵列对信号的幅度敏感性,屏蔽了其相位敏感性,使其可以解调具有任意相位的混沌信号。实验结果证明该混沌接收机能正确接收具有任意相位的混沌信号,保密性能好。

密勒调制副载波编解码器的FPGA实现

在基于ISO/IEC18000-6C协议的超高频读写器系统设计中,密勒调制副载波编解码设计是超高频读写器系统设计中的关键技术之一。在研究密勒调制副载波序列特点的基础上,提出一种基于FPGA并运用VerilogHDL硬件描述语言实现的密勒调制副载波编解码设计方法,并利用Altera公司CycloneI系列EP1C12Q芯片与Verilog HDL硬件描述语言实现。仿真结果表明,采用FPGA完成密勒调制副载波编解码设计,编解码模块输出完全正确,处理速度快,达到了设计预期要求,编解码设计具有效率高、扩展性强、方便集成等优点。

弹光调制高速大容量存储系统

为有效解决弹光调制(photoelastic modulation)傅里叶变换光谱仪数据采集速度高、存储容量大的问题,提出了一种基于FPGA和SDRAM相结合的高速数据存储方案。该方案在分析SDRAM的工作时序和系统各功能模块的基础上,在Xilinx ISE 12.4的开发环境中,利用Verilog硬件描述语言编程,对数据的高速存储进行了设计输入和仿真验证,实现了SDRAM的突发全页传输模式,读写速度达到了100MHz,存储容量为64M,通过设计存储控制板实现了硬件测试,验证了该设计的可行性和准确性,实现了弹光调制傅里叶变换光谱仪高速大容量数据存储。

基于FPGA的全数字化2DPSK调制系统的实现

近年来,无线通信由于具有覆盖地域广、通信距离远、通信容量大、传输质量好和具有多址联接能力等优点,己成为现代信息社会的一种重要通信手段。数字调制技术作为这个领域中极为重要的一个方面,也得到了迅速发展。目前在数字通信中,人们广泛采用2DPSK调制解调技术。文中介绍了一种以Altera公司的ACEX1K系列芯片中的EP1K30TC144-3为主控芯片。并通过MAX+PLUSⅡ开发工具和Verilog HDL语言编程实现一种全数字的调制系统——2DPSK。

弹光调制干涉信号高速数据采集系统

为有效解决弹光调制(Photoelastic Modulation)傅里叶变换光谱仪数据量大,调制干涉信号频率高,所需采集速度高的问题,提出了一种基于FPGA和模数转换器件AD9224相结合的高速数据采集方案。该方案在分析AD数据采集工作模式的基础上,在Xilinx ISE 12.4的开发环境中,利用Verilog硬件描述语言编程,对数据的高速采集进行了设计输入和仿真验证,实现了AD9224在FPGA控制下的高速信号采集,采集速度为40M,通过设计采集存储控制板实现了硬件测试,验证了该设计的可行性和准确性,实现了弹光调制傅里叶变换光谱仪高速数据采集,数据的快速传输与上位机显示。