期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
面向MLC STT-RAM的寄存器分配策略优化研究 被引量:1
1
作者 倪园慧 陈巍文 +1 位作者 王磊 邱柯妮 《计算机科学》 CSCD 北大核心 2018年第B06期562-567,共6页
多级自旋转移力矩磁性存储器(MLC STT-RAM)是一种新型的非易失性存储介质。不同于采用电荷方式来存储信息的SRAM,MLC STT-RAM利用自旋偏振电流通过磁隧道结(MTJ)改变自由层的磁层方向来存储信息,能够天然地避免电磁干扰。文章利用MLC ST... 多级自旋转移力矩磁性存储器(MLC STT-RAM)是一种新型的非易失性存储介质。不同于采用电荷方式来存储信息的SRAM,MLC STT-RAM利用自旋偏振电流通过磁隧道结(MTJ)改变自由层的磁层方向来存储信息,能够天然地避免电磁干扰。文章利用MLC STT-RAM的抗电磁辐射特性,探索在航天抗辐照环境下将其作为存储介质用于寄存器设计。在MLC STT-RAM中,每个存储单元有4种不同的阻抗状态,不同的阻抗状态之间的转换具有不同的能耗和延迟的代价。而传统的基于SRAM的寄存器分配技术并没有考虑不同的写状态转换的影响,其在没有考虑溢出优先级的情况下启发式地选择潜在溢出变量,因此该方法不适合用在MLC STT-RAM的寄存器分配中。针对该问题,提出了一种面向写状态转换的MLC STT-RAM寄存器分配的溢出优化策略。具体来说,首先,通过每个写状态转换频率的线性组合来构成溢出代价模型。然后,根据溢出代价模型针对性地选择溢出变量,选择代价低的变量保存在寄存器中,而代价高的变量倾向于被溢出,从而便实现了面向MLC STT-RAM的寄存器分配策略的优化设计。 展开更多
关键词 MLC stt-ram 写状态转换 潜在溢出 寄存器分配
下载PDF
基于SRAM和STT-RAM的混合指令Cache设计
2
作者 皇甫晓妍 樊晓桠 黄小平 《计算机工程与应用》 CSCD 北大核心 2015年第12期43-48,共6页
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Ca... 随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。 展开更多
关键词 自旋转移力矩随机存储器(stt-ram) 指令CACHE 混合Cache
下载PDF
新型非易失存储研究 被引量:14
3
作者 沈志荣 薛巍 舒继武 《计算机研究与发展》 EI CSCD 北大核心 2014年第2期445-453,共9页
近年来,由于处理器性能和存储性能之间的差距不断扩大,存储系统成为计算机整体系统性能提升的瓶颈.随着微电子技术的迅速发展,新型非易失存储器件由于具有非易失、低能耗、良好的可扩展性和抗震等优良特性,得到了学术界和工业界的广泛关... 近年来,由于处理器性能和存储性能之间的差距不断扩大,存储系统成为计算机整体系统性能提升的瓶颈.随着微电子技术的迅速发展,新型非易失存储器件由于具有非易失、低能耗、良好的可扩展性和抗震等优良特性,得到了学术界和工业界的广泛关注.介绍了4种新型非易失存储器件,分别是STT-RAM,RRAM,PCRAM和FeRAM,对比了其与传统存储器件的性能参数.讨论了目前在存储架构中的不同层面(即缓存层、主存层和外存层)针对这些非易失存储器件的利用所开展的一些探索性工作,并分析了其中针对非易失存储器件的写次数有限、读写性能不均衡等不足所作出的一些策略设计.最后,对新型非易失存储器件的研究现状进行了总结,并提出了未来可能的发展方向. 展开更多
关键词 非易失存储 PCRAM STT RAM 缓存 主存 外存
下载PDF
A Novel Workload-Aware and Optimized Write Cycles in NVRAM
4
作者 J.P.Shri Tharanyaa D.Sharmila R.Saravana Kumar 《Computers, Materials & Continua》 SCIE EI 2022年第5期2667-2681,共15页
With the emergence of the Internet of things(IoT),embedded systems have now changed its dimensionality and it is applied in various domains such as healthcare,home automation and mainly Industry 4.0.These Embedded IoT... With the emergence of the Internet of things(IoT),embedded systems have now changed its dimensionality and it is applied in various domains such as healthcare,home automation and mainly Industry 4.0.These Embedded IoT devices are mostly battery-driven.It has been analyzed that usage of Dynamic Random-Access Memory(DRAM)centered core memory is considered the most significant source of high energy utility in Embedded IoT devices.For achieving the low power consumption in these devices,Non-volatile memory(NVM)devices such as Parameter Random Access Memory(PRAM)and Spin-Transfer Torque Magnetic RandomAccess Memory(STT-RAM)are becoming popular among main memory alternatives in embedded IoT devices because of their features such as high thickness,byte addressability,high scalability and low power intake.Additionally,Non-volatile Random-Access Memory(NVRAM)is widely adopted to save the data in the embedded IoT devices.NVM,flash memories have a limited lifetime,so it is mandatory to adopt intelligent optimization in managing the NVRAM-based embedded devices using an intelligent controller while considering the endurance issue.To address this challenge,the paper proposes a powerful,lightweight machine learning-based workload-adaptive write schemes of the NVRAM,which can increase the lifetime and reduce the energy consumption of the processors.The proposed system consists of three phases like Workload Characterization,Intelligent Compression and Memory Allocators.These phases are used for distributing the write-cycles to NVRAM,following the energy-time consumption and number of data bytes.The extensive experimentations are carried out using the IoMT(Internet of Medical things)benchmark in which the different endurance factors such as application delay,energy and write-time factors were evaluated and compared with the different existing algorithms. 展开更多
关键词 Internet of things DRAM PRAM stt-ram machine learning internet of medical things ENDURANCE
下载PDF
基于2T1MTJ单元结构的STT-MRAM存内计算实现 被引量:2
5
作者 郑志强 陈俊杰 +2 位作者 颜思岑 胡炜 王少昊 《微电子学与计算机》 2021年第11期101-108,共8页
在处理数据密集型应用时,传统冯·诺依曼计算体系架构难以兼顾低延时与低功耗.通过数据处理架构创新,存内计算技术可有效提升处理器与内存间的通信效率并克服"内存墙"性能瓶颈.提出了一种基于2T1MTJ(双晶体管单磁隧道结)... 在处理数据密集型应用时,传统冯·诺依曼计算体系架构难以兼顾低延时与低功耗.通过数据处理架构创新,存内计算技术可有效提升处理器与内存间的通信效率并克服"内存墙"性能瓶颈.提出了一种基于2T1MTJ(双晶体管单磁隧道结)单元结构的通用型STT-MRAM(自旋转移矩磁性随机存储器)存内计算方案,通过复用存取晶体管将位逻辑运算的控制前置于阵列中,并能同时兼顾MRAM常规存储功能.结合SMIC 55nm工艺与p-MTJ紧凑模型进行了CMOS/MTJ混合仿真,并与基于1T1MTJ和2T2MTJ单元结构的同类方案进行了性能对比.结果表明,由于运用了和存储单元具有相同MTJ的单一逻辑运算参考单元,2T1MTJ方案的与/或位逻辑运算正确率和单元写入正确率在不同MTJ工艺偏差、TMR(隧穿磁阻效应)偏差、温度变化、电压波动情况下,整体优于1T1MTJ方案;相比2T2MTJ方案,提出方案的写入正确率高37.1%,单元面积减半.此外,还提出一种采用双阈值晶体管的改进型2T1MTJ单元结构方案,其读写性能均优于采用相同存取晶体管的2T1MTJ方案,其中对单元写入正确率的提升达9.4%. 展开更多
关键词 自旋转移矩-磁随机存储器(STT-MRAM) 2T1MTJ 存内计算
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部