边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法．基于电路三要素（信号、网络和负载）理论，首先推导出边沿取样定理；接着研究普适双边沿状态图和电路图的关系，再将卡诺图方法由门级发展到元件级；最后提出ＳＤＳＣ的状态编码原则，从而形成有效的ＳＤＳＣ的综合方法，用此方法设计了一些结构极简单的动态电路，诸如错码检测电路仅用２２个ＭＯＳ管，８４２１ＢＣＤ码十进制计数器仅用３１个ＭＯＳ管等．

基于实时状态评估与剩余寿命计算的高压断路器预测性维护策略

目前普遍采用的高压断路器事后维护与计划维护策略存在停机损失高、易过度维护等缺点。为实现设备运行可靠性、安全性与维护成本的最优化,针对基于弹簧操动机构的高压断路器,提出了一种数据驱动与退化模型相结合的预测性维护策略。首先从分/合闸线圈电流波形信号与断路器辅助触点电压波形信号中提取时间特征量,构造了计及监测数据不确定性影响的退化程度指标,引入序贯贝叶斯算法实现了融合历史记录与监测数据的断路器状态评估结果实时更新。其次,基于状态评估建立考虑退化过程时变不确定性的高压断路器指数型退化模型,在此基础上给出了实时剩余寿命计算方法。利用剩余寿命概率密度函数与期望损失率建立了目标函数,以制定高压断路器预测性维护策略。仿真算例验证了所提出的剩余寿命预测方法相较于传统方法具有更高的计算精度,给出的维护策略可有效兼顾经济性与可靠性。该方法可为高压断路器维护决策提供数据依据,具有广泛推广前景。

多变量三值时序电路综合

本文提出多变量三值时序电路综合基平方法．首先从转移条件推出电路方程，使功能复杂的多变量三值时序电路易于实现．接着本文研究电路状态分配原则和指数运算定理．最后扩展三值非完全描述的概念，用以表达任意型触发器的激励函数．

求解门级时序电路稳定状态的仿真方法

详细分析求解电路稳定状态方法的优缺点,提出用仿真软件实现稳定状态的方法,深入研究电路输入端值之间的关系。使用EDA工具软件,仿真正常电路的波形,发现如果按照规则定义有效设置输入端值的比例关系,可很快得到完全或者不完全稳定状态。仿真结果表明此方法可实现正常电路的稳定状态,是一种加速实现时序电路故障测试生成的有效方法。

基于次态卡诺图的J、K激励函数最小化方法及时序逻辑电路自启动设计

分析了JK触发器的激励函数和次态函数的关系并在卡诺图上建立二者的联系,提出了在触发器的次态卡诺图上直接求解最小化J、K激励函数的方法,讨论了无效状态的赋值问题及自启动设计方法,对简化时序逻辑电路的设计过程具有实用意义.

VHDL RT级综合中赋值语句的优化算法

在基于硬件描述语言 VHDL的电路系统综合中 ,系统的实际功能是由各种形式的赋值语句来描述的 ,而赋值语句的核心是各种形式的表达式 .当设计的规模变大后 ,去除大量冗余的赋值语句和公共子表达式 (含运算的重定序问题 )就成为关系到所设计系统性能的两类重要的优化问题 .对各种可能出现的赋值语句组合情况进行研究后 ,得到一系列的处理规则 ,进而提出一种基于规则的算法 ,用来消除赋值语句冗余 ;对于第二类问题的两个子问题 ,通过一种基于代数中基本定律的算法同时解决之 .实验结果表明 ,解决第一类问题的算法在处理赋值语句冗余和二义性方面是有效的 ,解决第二类问题的算法比传统的 DAG算法更具普适性 .

对冗余态的状态分配技术

本文提出了一种对冗余态的状态分配技术．对存在冗余态的时序系统，该技术可以减少或消除冗余态，从而减轻了对自校正的要求．此外，在设计一个具有冗余态的系统时，A－H规则能较好地满足，从而可获得较简单的电路．

扭环形控制器的新设计

无自启动能力的时序电路是没有实用价值的．通过对传统设计中利用无关项化简逻 辑函数实质的分析，提出了多码状态分配技术．实例设计表明，该技术不但可解决时序电 路设计中存在的自启动问题，而且具有综合方法简单，易获得简单的电路．

基于FSM的时序电路测试生成探析

针对时序电路的结构特点,以有限状态机的状态转换和一致性测试分析为依据,通过采用转换故障模型来实现时序电路的功能测试生成。发现使用VHDL语言和EDA工具软件能很快实现由时序电路到有限状态机的转换,同时可得到时序电路的稳定状态及其有效可及状态。结果表明此方法可实现转换故障的测试生成,是一种研究时序电路功能测试生成的有效方法。

状态分配规则及相邻状态链分配技术

本文全面分析了时序逻辑电路设计中的5个状态分配规则.在分析一个例子的基础上,提出了相邻状态链的概念和分配技术.并进一步介绍了利用相邻状态链进行状态分配的方法和步骤.设计实例表明,有关的状态分配规则及相邻状态链分配技术是有效的.

混合式高压直流断路器内部组件电气状态仿真与分析

混合式高压直流断路器融合了机械开关、半导体器件、避雷器等多种组件,组件状态与断路器的开断可靠性密切相关。通过分析混合式高压直流断路器的暂态参量时序及故障电气特性,建立了级联全桥型混合式高压直流断路器的开断仿真模型,分析了断路器内部控制信号异常、避雷器劣化及绝缘栅双极型晶体管(insulated gate bipolar transistor,IGBT)衰老退化等3种类型组件故障状态与暂态电气参量的关系,提取了各模块及支路间的电压比值Ku、Ku0、电流比值Ki、Kt、避雷器吸能比KQ及电流延迟时长σi、电压延迟时长σu等作为反映不同故障或缺陷的电气特征参量,并总结了不同故障状态对于断路器内部均压、均流、吸能特性的影响情况。结果表明,对于不同类型的组件故障,故障特征参量有较大的差异,可以体现内部组件及支路的均压、均流特征,反映不同组件故障状态特性。

基于状态转换图同构求解的等价性验证算法

文中提出了一种基于状态转换图同构求解的时序电路等价性验证算法。算法将两时序电路的等价性问题转化为验证相应状态转换图的同构性。首先将初始状态对匹配为待验证对,然后采用递归的方法验证以初始状态对的下一状态对为初始状态的子状态转换图是否同构,从而得到时序电路是否等价的信息。若两状态转换图同构,则两图中的状态均可一一配对为待验证状态对,即所有的代验证状态对均为等价状态对。该方法可以有效地克服算法级描述到底层实现之间跨度太大的问题。

一种设计同步时序电路的新方法

介绍了一种设计同步时序逻辑电路的新方法。该方法之关键在于直接从时序电路的状态转换图（ＳＴＤ）获得Ｊ－Ｋ、Ｄ和Ｔ触发器的激励方程式。采用该方法设计了几个实例，并由此验证了其正确性和有效性。

同步时序电路设计中状态化简方法探讨

本文通过实例分析了同步时序电路设计中状态化简的过程,指出了隐含表化简法在实际应用中出现的问题,进而提出了相应的改进方法。

时序逻辑电路的自启动研究

分析了时序逻辑电路的自启动问题,探讨了在设计过程中对状态编码中的无效状态的应用,保证了电路的自启动.

用流图和状态矩阵对时序电路作识别设计

基本低压电器时序电路可用流图和状态矩阵来进行规范系统识别和设计 .稳态的时序电路要满足二项基本要求 ,无过渡态的稳态时序电路要满足 4项要求 .文中分别作了识别和设计的二个范例 .

可自启动独热状态编码同步时序电路的设计

介绍了独热 (一对一 )状态编码法在设计同步时序电路中的应用。讨论了具有独热状态编码的同步时序电路的自启动的校正问题。

时序逻辑电路的卡诺图分析法

提出了一种分析时序逻辑电路功能的新方法:利用分项满足法和时钟方程来填写状态方程的卡诺图。

时序逻辑电路的次态卡诺图分析法

讨论了同步时序逻辑电路的次态卡诺图分析法与异步时序逻辑电路的次态卡诺图分析法，这两种方法分别是利用状态方程给出各触发器的次态卡诺图，并由次态卡诺图画出状态转换图以及利用状态方程和时钟方程绘出包含“动令”在内的各触发器的次态卡诺图，并由次态卡诺图画出状态转换图．该法是１种分析时序逻辑电路功能的新方法．

串行数据检测器的设计

分析了时序逻辑电路设计中的状态化简问题,指出了状态化简不会改变电路的逻辑功能,不可能使电路产生错误输出。讨论了串行数据检测器的米里型电路设计和摩尔型电路设计,提出了一种在输入数据稳定的区段进行检测、确定电路状态,在输入数据改换为下一位时输出状态信息,确保系统正常工作的米里型电路设计方法,这种方法对米里型电路的设计有通用性。