SiGe/Si异质结双极晶体管工艺技术研究

介绍了多晶硅发射极双台面SiGe/Si异质结双极晶体管制作工艺流程。通过对LPCVD在n型Si衬底上外延生长SiGe合金层作为异质结双极晶体管基区、自中止腐蚀工艺制作发射区台面、多晶硅n型杂质掺杂工艺制作发射极、PtSi金属硅化物制作器件欧姆接触等工艺技术进行研究,探索出关键工艺的控制方法,并对采用以上工艺技术制作的多晶硅发射极双台面SiGe/Si异质结双极晶体管进行了I-V特性及频率特性测试。结果显示该器件饱和压降小,欧姆接触良好,直流电流放大倍数β随Ic变化不大,截止频率最高达到11.2 GHz。

Si/SiGe/Si双异质结晶体管(HBT)的负阻特性

同质结硅双极晶体管在共射极状态下工作中 ,在高集电极———发射极电压、大电流下 ,由于热电正反馈 ,容易发生热击穿 ,这限制了晶体管的安全工作区域。本文报道了在大电流下 ,由于热电负反馈 ,重掺杂基区Si/SiGe/HBT出现了负阻特性 ,并对这一现象进行了新的解释 ,认为这是由于大电流下耗散功率增加 ,基区俄歇复合导致电流增益随温度增加而减小的结果 .这一现象有利于改善大电流下双极晶体管的抗烧毁能力 。

硅超高速双极技术的潜力与变革方向

本文评述了硅超高速双极技术的研究现状与极限，指出ＳｉＧｅ异质结构将显著提高现有纯Ｓｉ器件的电性能，并将成为发展下一代硅超高速双极器件和电路的技术途径。

突变反型异质结及其双极晶体管的研制

文章对突变反型异质结的能带图、接触电势差和势垒区宽度进行了讨论和研究。同时,介绍了基于分子束外延(MBE)法生长的SiGe/Si结构的异质结双极晶体管(HBT)制造工艺,并给出了测试结果。

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．

高速NPN锗硅异质结双极晶体管的设计与制作

报告了0.18μm高速N型锗硅异质结双极晶体管(SiGe HBT)的器件结构和制作工艺。分析了SiGe HBT器件的直流和射频特性,其截止频率为110 GHz,击穿电压为1.8 V,电流增益为270。研究了集电区掺杂及锗硅碳外延基区的厚度与掺杂工艺条件对器件特性的影响,并给出最优化的工艺条件。