基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计。通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍。通过对滤波器电路结构的优化,可节省35%的芯片面积占用量。经过仿真及FPGA验证,该滤波器的信噪比达到99dB,可以实现16位精度模数转换器的设计要求。

一种连续/离散混合结构的电容数字自校准Sigma Delta模数转换器设计

本文根据连续时间调制器和离散时间调制器的各自优缺点,提出了一种新型混合调制器结构的音频Sigma Delta模数转换器,电容数字自校准电路用来补偿连续时间积分器的RC常数,斩波稳定技术用来降低深亚微米CMOS工艺下的闪烁噪声.测试结果表明连续/离散混合结构Sigma Delta模数转换器的峰值信噪比达到102dB,芯片总体功耗为30mW.

一种基于反相器的音频应用低功耗Sigma-Delta模数转换器

为实现音频应用低功耗Sigma-Delta模数转换器的设计,采用基于反相器的设计方法.模数转换器中Sigma-Delta调制器采用单环三阶前馈结构,以及基于反相器的开关电容积分器设计,并采用恒定跨导偏置LDO精确调整反相器的工作点,提高电路稳定性.该Sigma-Delta调制器采用SMIC 0.18μm CMOS工艺,在采样频率6.144 MHz下,24kHz音频信号带宽内,信噪失真比(SNDR)为91.5dB,动态范围(DR)为96dB,工作电源电压为1.3V,整体功耗为0.48mW,满足高性能低功耗的要求.

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计(英文)

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。

一款高速、低功耗的Sigma-Delta模数转换器

提出了一种高速、低功耗、高分辨率的新型Sigma-Delta模数转换器(ADC)结构。该结构选择过采样率(OSR)为32的4阶调制器设计以缓解输出速率和通带宽度的压力,采用级联和双量化的方法进行优化,并利用SIMSIDES工具(基于Simulink的Sigma-Delta仿真器)进行仿真。数字抽取滤波器部分由级联积分梳状(CIC)滤波器、有限长单位冲激响应(FIR)滤波器和半带(HB)滤波器组成,并且三级滤波器都采用了多相分解结构,以降低动态功耗。使用0.18μm的标准CMOS工艺实现数字抽取滤波器版图。仿真结果表明,在250 kHz带宽下,有效位宽(ENOB)为19 bit。

Sigma-Delta模数转换器的三级数字抽取滤波器设计

提出了一种高精度、低资源消耗的Sigma-Delta模数转换器(Analog-to-Digital Converter,ADC)的数字抽取滤波器结构。该滤波器分为三级,整体降采样率为32,由锐化积分梳状级联滤波器(Sharpen Cascaded Integrator-Comb Filter,SCIC Filter)、有限长单位冲激响应滤波器(Finite Impulse Response Filter,FIR Filter)、半带滤波器(Half Band Filter,HB Filter)组成。该滤波器还使用了乘法器复用的结构,可以减少乘法器数量,设计中只使用了4个乘法器,节约了大量现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)板资源。滤波器使用MATLAB设计参数,Verilog HDL编写代码,使用Quartus软件进行板级综合设计,最终该设计比普通设计节省了26.3%的逻辑单元和15.6%的寄存器资源。使用MATLAB设计的五阶反馈调制器模型输出250 kHz信号,调制器理想信噪比(Signal-Noise Ratio,SNR)为149 dB,最终滤波器输出SNR达到134 dB。

光学Sigma-Delta模数转换器的研究进展

采用光学模数转换技术已经成为高转换速率、高比特精度模数转换器(ADC)的发展趋势。光学Sigma-Delta ADC作为一种光学ADC,具有转换精度高和模拟电路简单等显著优点。介绍了光学Sigma-Delta ADC的基本原理,详细阐述了几种典型的光学Sigma-Delta ADC的系统结构,对不同结构的光学Sigma-Delta ADC的优缺点进行了归纳总结。

一种用于音频应用的高动态范围高精度模数转换器

提出了一种应用于音频应用的Zoom型模数转换器,采用一个5位异步逐次逼近式(Successive Approximation Register,SAR)模拟数字转换器(Analog to Digital Converter,ADC)与3阶多位量化离散时间的Delta-Sigma调制器相结合,通过SAR ADC进行粗量化、Delta-Sigma调制器进行精细量化的方式,实现高的动态范围和精度。该Zoom型模数转换器采用0.18μm CMOS工艺实现,仿真结果表明,在1.8 V电源电压和3.072 MHz采样频率下,实现了109.34 dB的信号噪声失真比(Signalto-Noise-and-Distortion Ratio,SNDR),17.87 bits的有效位数(Effective Number of Bits,ENOB),112.7 dB的动态范围(Dynamic Range,DR),整体电路功耗为3.73 mW。

12位Sigma-Delta模数转换器的降采样滤波器设计

一种由SNR(信噪比)驱动的滤波器设计,用于12位Sigma-Delta模数转换器。Sigma-Delta模数转换器包括Sigma-Delta调制器和降采样滤波器两部分,首先用Sigma-Delta调制器对信号进行过采样率量化,然后通过降采样滤波器进行数字信号处理,将信号还原到原始采样率并去除量化噪声。和传统的模数转换器相比,Sigma-Delta模数转换器具有采样率高、精度高、面积小等优点。Sigma-Delta模数转换器的滤波器设计有降采样率和滤波性能两个指标要求,该设计方法由SNR驱动并采用了两种滤波器方案,设计结果在MATLAB里进行了仿真,其SNR大于74 dB,达到12位SigmaDelta模数转换器的要求。

基于FPGA的Σ-Δ型模数转换器的仿真研究

研究Sigma-Delta(Σ-Δ)模型模数转换器(ADC)优化设计问题,提出了一种利用现场可编程门阵列(FPGA)芯片实现高精度AD转换的解决方法,利用FPGA自带的低压差分电压信号接口(LVDS),并配合芯片外围少量的阻容器件与片内的过采样数字滤波器设计可以实现二阶Σ-Δ型ADC的性能指标。通过在Matlab/Simulink环境中进行仿真,输出信号的信噪失真比(SNDR)达到-86.6dB,有效位数(ENOB)达到14位,并经EDA工具仿真验证了该方法的可实现性,证明提出的方法具有设计简单,实现方便灵活,集成度高等优点。

Σ-Δ模数转换器工作原理及应用

Σ-Δ模数转换器具有高分辨率、高集成度、成本低和使用方便的特点 ,近年来得到广泛的应用 .文中从信号的过采样、噪声整形、数字滤波和抽取等方面 ,阐明Σ-Δ模数转换器的工作原理 .并在此基础上 ,介绍 Σ-Δ模数转换器的应用.

新型8通道24位Δ-Σ型模数转换器ADS1256的原理及应用

ADS1256是TI公司推出的微功耗、高精度、8通道24位Δ-Σ型模数转换器,该器件内部集成有输入模拟多路开关、输入缓冲器、可编程增益放大器和可编程数字滤波器。文中介绍了ADS1256的主要特点、工作原理,并给出了它的典型应用实例及应用程序流程图,最后指出了ADS1256的一些使用要点及设计经验。

基于Σ-Δ型模数转换器的动态数据采集系统设计

随着电子技术的不断发展,Σ-Δ型模数转换器逐渐成为动态数据采集的主流产品。文章介绍了一种以Σ-Δ型模数转换器为基础的动态数据采集系统硬件电路,对信号放大、模数转换、显示译码的过程进行了详细说明,并且对整个系统的技术指标进行了分析。

高性能模数转换器AD7731及其在应力测试中的应用

介绍了一种高性能模数转换器件AD7731的主要特点和工作原理,叙述了其在应力测试中与单片机的接口电路和软件设计。并且详细讨论了使用AD7731的几项关键技术。

∑-△模数转换器AD7710工作原理和接口

文中对四种最为常用的模数转换(A/D)技术加以比较,重点介绍了∑-△技术的工作原理。同时介绍了串行输入输出的24位ADC芯片AD7710的基本特点,最后给出它与8051单片机的接口示意图。

一种带宽可调的连续时间Δ-Σ模数转换器设计

提出了一种带宽为1~32 MHz、以1 MHz为步进的可调的连续时间Δ-Σ模数转换器(ADC),并且在标准65 nm CMOS工艺下进行了流片验证。设计采用传统三阶级联反馈型(CRFB)结构,并基于图形处理器单元(GPU)加速的连续时间Δ-ΣADC调制器系数设计方法针对系统系数进行了优化。设计在3组可调电阻、电容阵列的基础上针对反馈电流数模转换器(DAC)以及运算放大器进行了功耗可调设计,从而实现了功耗、输入带宽的高度可调特性。仿真结果表明,Δ-ΣADC在30 MHz带宽模式下能够实现81.36 dBc的无杂散动态范围(SFDR),在1~32 MHz的不同带宽模式下能够实现80~85.9 dB的信噪失真比(SNDR)。整个接收系统的测试结果表明,在保证系统整体性能的情况下,在1,5,10,20和32 MHz带宽模式下其功耗分别为33.7,45,48.9,77.1和101 mW。Δ-ΣADC的芯片面积为0.55 mm^2。

∑-Δ模数转换器在数字万用表专用芯片中的应用研究

以一阶调制器为例介绍∑-Δ模数转换器(Sigma-Delta ADC)的原理、噪声能量分布和有效位数等性能指标;在此基础上详细介绍应用于数字万用表芯片中的Sigma-Delta ADC,具体分析该ADC的主信号流程以及开关电容积分器和一位模数转换器的电路结构;给出±Δ电路、低通滤波器和数字梳状滤波器的结构。通过这些内容介绍,以便更深入地了解这一类ADC应用在DMM芯片中需要考虑的电路结构设计和性能指标要求。

数字滤波器在Σ-Δ模数转换器中的应用

介绍了数字滤波器的基本原理 ,以一种 32倍过采样的 Σ- ΔADC为例 ,详细说明了两种结构的数字滤波器的实现方法和电路结构 。

采用FPGA实现音频模数转换器

简要分析sigma-delta(Σ-Δ)架构模数转换器(ADC)原理,提出一种基于FPGA内部LVDS(Low Voltage Differential Signaling)接收器的音频ADC架构,并给出在FPGA上的实现结果。在FPGA内部实现音频ADC,具有扩展方便灵活,实现简单,集成度高等优点。

AD7714可编程模数转换器及其应用

井下仪器的特殊性给嵌入式仪器的设计提出了很高要求。AD7714是一种直接从传感器接收电信号,放大系数可编程,低功耗的低频A/D转换器,转换精度为24位,选择此片可有效简化硬件电路结构,提高仪器的性价比。