Sigma—Delta调制器系统级设计

通过优化调制器噪声传递函数NTF的零极点，调整调制器的结构系数，得到性能优化的调制器系统结构。最后基于SIMULINK进行行为级建模、仿真，仿真结果显示，该调制器适用于转换精度16位，转换速率1．28MHz的D／A转换器。本设计过程可以应用于其它设计指标的调制器设计。

安华高推出光电隔离Sigma—Delta调制器ACPL-796J

Avago Technologies（安华高科技）日前宣布，推出一款采用外部时钟，领先业内的光电隔离Sigma—Delta调制器产品，提供电源逆变器应用中电机相位电流的直接测量。采用先进的低功耗CMOS工艺技术，ACPL-796J使用外步时钟带来电流传感器和控制器间的同步数据转换，帮助电机控制设计工程师节省数据和时钟渎取的复杂设计流程，另外，ACPL-796J采用兼容5V和3V电源系统的数字式输出输入设计，并且可以在宽广的工业温度范围下工作。

基于悬浮电源动态放大器的Delta-Sigma调制器

采用SMIC 180 nm CMOS工艺,设计了一款低功耗3阶3 bit Delta-Sigma调制器(DSM)。该调制器工作于半周期相位,积分器采用共源共栅型悬浮电源动态放大器(FIA)结构,该结构能够有效降低电路功耗,通过使用多位量化器提高信噪比,并采用数据加权平均(DWA)技术抑制调制回路中因匹配单元误差引起的非线性失真。调制器工作于2.5 MHz,信号带宽20 kHz,仿真得到,在1.2 V的电源电压下功耗为113μW,SNR/SNDR为98.77/98 dB。

一种应用于物联网传感器的伪三阶Delta-Sigma调制器

针对物联网传感器难以同时满足高分辨率与低功耗的瓶颈问题,本文设计了一种伪三阶离散时间delta-sigma调制器.该架构将一阶无源噪声整形SAR(Successive Approximation Register)量化器嵌入传统二阶delta-sigma调制器以实现更强的噪声整形能力.本文设计允许系统在更低的过采样率(Over Sampling Ratio,OSR)下获取更高的峰值SQNR(Signal-to-Quantizing Noise Ratio),有效缓解了系统精度和功耗之间的设计矛盾,并且减少了有源积分器的使用.针对传统有源加法器高功耗和无源加法器存在衰减不确定性的问题,本文提出了一种新型前馈求和量化电路,它具有对衰减不敏感的优势并且降低了第二级有源积分器的驱动压力,这进一步降低了系统的功耗.本文提出的delta-sigma调制器采用180 nm CMOS(Complementary Metal Oxide Semiconductor)工艺制造并测试.在电源电压1.4 V下,芯片测试功耗为47.2μW.在带宽为8 kHz的测试条件下,调制器的DR(Dynamic Range)、峰值SNDR(Signal-to-Noise and Distortion Ratio)和SFDR(Spurious-Free Dynamic Range)分别为97.2 dB,96.6 dB和114.4 dB.因此,Schreier和Walden的SNDR FoM(Figure of Merit)优值达到了178.9 dB和0.053 pJ/step.本文提出的伪三阶delta-sigma调制器在功耗和分辨率之间实现了较好的权衡,为物联网领域的低功耗高分辨率调制器设计提供了较好的解决方案.

高精度音频Sigma-Delta调制器综述

Sigma-Delta(Σ-Δ)模数转换器(ADC)基于过采样和噪声整形技术,可实现高分辨率,具有无源器件匹配性要求低、结构简单等特点。在高精度音频领域,Σ-ΔADC能够实现高动态范围和良好的功率效率得到了广泛的关注和应用。近年来,依托先进工艺、先进技术进行低功耗高精度的音频ADC的设计已经成为新的研究热点。然而随着工艺技术向低节点的持续发展、电源电压的不断降低,使得Σ-ΔADC的电路设计更具挑战性。该文对高精度音频Sigma-Delta调制器的离散型设计、连续型设计的研究现状进行综述,为高精度音频Sigma-Delta调制器设计提供理论支撑,并给出研究前景展望。

高精度Sigma-Delta调制器设计

近年来,在过采样型模数转换器中,Sigma-Delta模数转换器以其较高的精度成为模数转换器的热点。介绍了一种高精度低功耗的Sigma-Delta调制器设计。使用Matlab工具完成三阶一位量化CIFF结构的系统仿真,在系统级仿真结果的指导下,积分器采用分级结构优化电路结构。积分器电路模块设计采用了全差分式开关电容电路,抑制了谐波失真对输出精度的影响。仿真结果显示:5 S/s挡位时,对应的PVT组合中最低有效位数为17.67 bits;2 kS/s挡位时,对应的PVT组合中最低有效位数为15.89 bits,整个调制器功耗低于3 mW。通过改进调制器整体架构、积分器结构和量化器的设计方法,降低了调制器功耗,提升了调制器精度。

基于扰动Delta-sigma调制器的小数分频器

文中基于扰动Delta-sigma调制器分析并设计了一款动态分频比控制的宽带小数分频器链路。其中,整数分频器链路由高速2分频器和7级2/3分频器链路级联构成,小数控制部分由外加扰动的Delta-sigma调制器构成。通过理论分析和仿真表明,合理选择扰动信号的添加位置,可以有效延长Delta-sigma调制器的输出序列长度,从而平滑Delta-sigma调制器的输出频谱。该分频器电路采用TPS 65 nm射频绝缘体上硅(RFSOI)互补金属氧化物半导体(CMOS)工艺制造,包括焊盘在内的芯片面积为0.57 mm 2。测试结果表明,该小数分频器链路在1.2 V的供电电压下,最大工作电流为22.2 mA,可以在9 GHz~20 GHz的输入频率下动态加载控制字并实现小数分频功能。

低功耗高线性度音频Sigma-Delta调制器

介绍了一种应用于数字音频模数转换器的低功耗、高线性度的Sigma-Delta调制器.采用新型低失真二阶调制器作为级联调制器第一级,降低了系统对于运算放大器非线性的敏感度;采用自举采样开关实现了输入采样信号的高线性度;采用新颖的AB类输出跨导放大器实现积分器电路,使电路功耗比经典折叠共源共栅放大器降低一倍以上.该调制器在中芯国际0.18μm标准CMOS工艺的各种工艺角和温度情况下,信噪失真比(SNDR)和动态范围(DR)分别达到111.8 dB和115 dB.在3 V电源电压下,整个调制器的功耗仅为2.6 mW,符合手持设备对低功耗音频编解码电路的设计要求.

高精度低功耗Sigma-Delta调制器的设计

设计了一种应用于音频和传感领域的高精度低功耗的Sigma-Delta调制器。该调制器采用四阶单环一位的CRFF结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,以及斩波技术的使用,降低了直流失调和低频噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18μm CMOS工艺,电源电压为1.8 V,过采样率为128,采样时钟频率为5.12 MHz。仿真结果表明,该调制器信噪比达100.2 d B,整个调制器的功耗仅为380μW。

Sigma-Delta调制器非理想特性建模

文章对三阶单环路结构的高阶sigma-deltaA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标,在较高层次指导A/D转换器的电路结构级和晶体管级设计。

三阶级联Sigma-Delta调制器设计

介绍2-1级联的三阶调制器设计结构,讨论信号比例系数、积分增益系数和电路非理想特性对调制器系统的性能影响;运用SIMULINK对调制器建模并仿真,模型中考虑开关电容积分器的非理想因素对整个调制器的影响,并通过调整信号比例和积分增益系数来确定调制器性能和电路要求。当采样率为125和时钟频率2.50MHz时,该模型结构得到93dB的信噪失真比,可应用于实际的电路系统。

一种低功耗高精度Sigma-Delta调制器

提出了一种改进的三阶单环Sigma-Delta调制器,噪声传递函数采用前馈方式实现极点,降低了积分器输出信号的幅度,从而降低功耗;采用局部反馈实现零点,从而优化了输出信噪比。采用0.35μm CMOS工艺设计了该调制器,过采样率128,信号带宽24kHz,分辨率16bit,在3.3V工作电压下,模拟电路部分功耗2.7mW,数字部分功耗0.5mW。电路用开关电容技术实现,在HSPICE中通过多工艺角验证。

16-Bit三阶级联结构Sigma-Delta调制器的设计

设计一款可应用于压力传感器的高精度三阶2-1级联结构Sigma-delta调制器。Matlab Simulink建模仿真表明,信号带宽为500Hz,过采样率为128的情况下,该调制器信噪比高达119dB。通过对调制器非理想因数的分析,采用典型的0.35μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106.2dB,高于16位要求的98dB,整个调制器的功耗约为7mW。

一种用于音频的2-2级联结构Sigma-Delta调制器设计

基于csmc0.35μm CMOS工艺,设计了一种用于音频设备的低功耗Sigma-Delta调制器,该调制器采用四阶噪声整形2-2级联结构实现,在获得高动态范围和高精度的同时更能够保证系统的稳定性。运算放大器采用两级全差分电路结构,仿真结果表明,运放的直流开环增益为90.9 dB,在3.3 V电源电压下,信号带宽为20 kHz,过采样率为64时,信噪比为101.45 dB,有效位数达到了16 bit,调制器功耗约为7.8 mW。

Sigma-delta调制器的设计和降采样原理分析

根据实际的研发过程,详细讨论了音频ADC中Sigma-delta调制器的设计过程,即调制器系数的生成方法,并且深入的研究了降采样的作用和工作原理,并在此基础上给出了降采样滤波器的具体实现方法。

一种快速的连续时间delta-sigma调制器设计方法

提出了一种快速的连续时间delta-sigma调制器设计方法.该方法在设计初期就对性能、功耗和面积进行总体考虑和权衡,减少反复过程,达到快速设计的目的.使用该方法,在较小的功耗和面积的限制下设计了一个用于音频的三阶连续时间电流模式delta-sigma调制器,证明了该方法的正确性和有效性.

改进的一阶1 bit Sigma-Delta调制器研究

为了改善量化噪声,提出了一种新的一阶1 bit Sigma-Delta调制器结构。通过对标准的一阶1 bit SigmaDelta调制器进行研究,指出了其量化噪声是非加性的,并且把输入和输出之差作为Sigma-Delta调制器的输入,进一步实现了输入信号的调制。理论推导得出新结构对正弦信号调制的信噪比比传统结构高6 dB,MATLAB Simulink仿真结果显示新结构带内噪声功率减小,为高性能的Sigma-Delta调制器提出了一种新的设计方法。

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW.

一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计

采用TSMC 0.18μm CMOS混合信号1P6M工艺实现了一种应用于信号检测系统的低功耗Delta-Sigma调制器.该调制器采用单环积分器级联反馈(CIFB)结构降低了电路的复杂度,并采用Chopper-Stabilization技术降低了系统的直流失调和1/f噪声,提高了电路的低频特性.调制器采用1.8V电源电压,整体功耗仅为2mW,版图尺寸1.25×1.3mm2.仿真结果表明,该调制器在50kHz信号带宽范围内,可以达到92dB的信噪失真比,99.3dB的动态范围和15bits的有效位数,满足传感器信号检测系统的要求.