基于量子电压的模数转换器性能评估

相比于用传统半导体器件研制的信号源,约瑟夫森任意波形发生器合成信号的幅值可溯源至自然常数,其输出波形具有超低噪声、超低失真的优点。使用约瑟夫森任意波形发生器评估了National Instruments公司24位数字采集卡PXI 5922的性能。其中,采用零补偿波形合成方法简化系统硬件结构,并且使用高精度、多比例的感应分压器提升评估效率。首先,在10 kHz的带宽内标定了PXI 5922单通道的增益及其稳定性、信噪比、无杂散动态范围、总谐波失真、信纳比和有效位数;其次,标定了PXI 5922两通道不同相位下的相位差;最后,结合电网的谐波情况,以60 Hz的基波频率为例,标定了PXI 5922在12阶谐波以内各谐波的幅度与相位响应。约瑟夫森任意波形发生器的超高精度和宽带输出能力在评估高精度模数转换器的性能方面具有广阔的应用前景。

基于VHDL-AMS的模数转换器辐射效应建模与仿真方法

模数转换器(Analog-to-Digital Converter,ADC)是连接模拟信号域与数字信号域的关键器件,而现有研究缺乏ADC辐照效应建模的相关内容.为满足大型模数混合信号系统辐照效应建模仿真的需要,本文提出了建立具有辐照效应的ADC行为级模型的方法.首先根据ADC的工作原理将其拆解为不同的通用模块,使用模拟和混合信号硬件描述语言(Very High speed integrated circuit hardware Description Language for Analog and Mixed Signals,VHDL-AMS)建立了各模块的行为级模型.接着根据基本原理将各模块动态组合为未辐照情况下基本的ADC模型.对于ADC的辐照效应,通过开展辐照试验,测量了ADC芯片HWD7710和SAD9434受总剂量(Total Ionizing Dose,TID)效应和中子辐射(Neutron Radiation,NR)效应影响的工作参数,并利用最小二乘法拟合获得ADC的工作参数与辐照剂量的关系式.最后根据辐照关系式,在基本模型上添加辐照参数模块,并建立两种不同结构ADC的TID与NR模型.通过仿真结果与试验数据对比,验证了所建ADC辐射效应模型的普适性和精度.模型的静态参数仿真结果与试验结果的相对偏差在5%以内,证明该方法支持对不同ADC及不同辐射效应进行辐照效应模型建模.

基于磁性隧道结和双组分多铁纳磁体的超低功耗磁弹模数转换器

本文提出了一种由8个磁性隧道结(magnetic tunnel junction,MTJ)构成的3位磁弹模数转换器(magnetoelastic analog-to-digital converter,MEADC),该转换器中MTJ自由层为双组分多铁纳磁体.通过对多铁纳磁体实施应变介导的电压调控,可以实现零场条件下的确定性磁化翻转.研究发现:对于给定尺寸,给定材料的双组分多铁纳磁体,压电层厚度与双组分多铁纳磁体的临界翻转电压线性相关.基于该原理,通过调整压电层的厚度使得MEADC具有8个不同的电压切换阈值,将模拟信号转换为8个多铁MTJ不同磁化状态组合.同时,设计了锁存比较器和独立的读取电路来检测MTJ的阻态,以此实现了数字信号的输出.Monte Carlo功能模拟表明:该MEADC在室温下写入成功率可达100%;此外,读写电路相互分离,使得压电层厚度与MTJ的输出参考电压无关,因此每个MTJ可设置相同的参考电压,从而具有更高的读取可靠性.微磁仿真和数值模拟分析发现:该MEADC的工作频率可达250 MHz,单次转换能耗仅为20 aJ;与基于Racetr ack技术的磁模数转换器相比,能耗降低了1000倍,采样速率提高了10倍.本文提出的MEADC可为基于自旋电子器件的存算一体电路架构提供重要的技术支撑.

一种用于音频应用的高动态范围高精度模数转换器

提出了一种应用于音频应用的Zoom型模数转换器,采用一个5位异步逐次逼近式(Successive Approximation Register,SAR)模拟数字转换器(Analog to Digital Converter,ADC)与3阶多位量化离散时间的Delta-Sigma调制器相结合,通过SAR ADC进行粗量化、Delta-Sigma调制器进行精细量化的方式,实现高的动态范围和精度。该Zoom型模数转换器采用0.18μm CMOS工艺实现,仿真结果表明,在1.8 V电源电压和3.072 MHz采样频率下,实现了109.34 dB的信号噪声失真比(Signalto-Noise-and-Distortion Ratio,SNDR),17.87 bits的有效位数(Effective Number of Bits,ENOB),112.7 dB的动态范围(Dynamic Range,DR),整体电路功耗为3.73 mW。

基于FPGA的高速模数转换器评估系统

设计并验证了一种基于现场可编程逻辑阵列(FPGA)的高速模数转换器(ADC)评估系统。基于FPGA设计了底层逻辑,根据不同的测试指标控制ADC的信号采集和数据转换,将模拟输入信号转换为数据存储到FPGA的分布式存储器(Block RAM)中,通过用户数据报协议(UDP)将数据传输到电脑端的基于MATLAB开发的上位机,由电脑中央处理器(CPU)负责处理计算数据并输出测试结果到用户界面上。以一款16位、采样率100 MS/s的ADC为例,以该评估系统对ADC的各项参数指标进行测试和分析。实验结果表明,该系统可以实现高速、高精度ADC的测试和评估。

超小面积超低功耗9位模数转换器

设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根据工艺参数和版图提取信息,将实际参数代回仿真模型进行快速验证,极大降低了架构调整带来的迭代成本。最终实现的ADC硅片面积仅为0.0043 mm^(2),在125 kS/s采样率下测得的功耗开销仅为360 nW,对于2.6 kHz的1.8 Vpp输入信号实现了8.4 bit的有效位数(ENoB)和68.8 dB的无杂散动态范围(SFDR)。

用于高精度模数转换器的CMOS可变增益放大器

针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和电路结构的优化可保证VGA高线性度的同时不降低信噪比(SNR)。电路采用TSMC 0.18μm CMOS工艺进行设计并流片,面积为0.23 mm^(2),5 V供电时功耗为1.5 mW。在输入信号1 kHz、采样率200 kS/s条件下,将VGA与16 bit逐次逼近寄存器(SAR)ADC进行联合测试,测试结果表明信噪比达到89.80 dB,总谐波失真(THD)为-102.31 dB。该VGA具有输入范围大、精度高、面积小的特点,为工业信号采集应用提供了高集成度的解决方案。

一种11bit流水线高速模数转换器

为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方法,使ADC在大摆幅信号下有足够的线性度来处理信号,同时使电容数模转换器(DAC)的匹配精度满足ADC分辨率的要求,极大地降低了对电容阵列几何参数的匹配精度要求,具有较低的功耗。采用Cadence Virtuoso设计版图,测试结果表明,芯片的微分非线性(DNL)在-0.5~+0.5 LSB范围内,有效位数(ENOB)为10.61 bit,功耗为97 mW,获得了较好的性能。

可重配置无源噪声整形SAR模数转换器设计

随着工业技术的提升,对模数转换器在精度与功耗上的要求日益增高。凭借噪声整形模数转换器的卓越性能,设计了一种可重配置的18位噪声整形的逐次逼近寄存器型模数转换器(SAR ADC)电路,利用SMIC 40 nm工艺实现,并通过仿真验证其理想模型,旨在探索其在物联网等领域的应用潜力。实验结果显示,该模数转换器在标准配置下以1 MS/s吞吐率实现了17.4位的有效位数,展现了高精度特性;通过重配置,其可切换至低功耗高速模式,吞吐率提升至5 MS/s,同时保持11.99位的有效精度,平衡了性能与功耗。这一可重配置设计不仅满足了高精度低功耗的需求,还因其灵活性而能广泛适用于多种数据采样场景,为物联网等领域的高性能模数转换器设计提供了创新方案。

基于低采样率数模转换器和模数转换器的太赫兹发射机线性化

太赫兹(THz)频率高、带宽大,是6G移动通信中极具优势的潜在无线频谱资源。然而太赫兹器件的非线性失真,限制了功率转换效率与通信传输距离。若采用传统数字预失真(DPD)技术对其进行非线性校正,通常要求数模转换器(DAC)和模数转换器(ADC)的采样速率达到信号带宽的5倍,对于太赫兹频段难以应用。因此,该文提出一种低速率DAC和ADC的DPD算法对太赫兹发射机的非线性进行校正。该方法主要分为3个步骤:首先利用低采样率ADC获取的观测数据进行上采样,恢复出带宽受限的高采样率的观测信号,此时信号采样率为信号带宽的5倍,可以有效表征出5阶非线性失真;然后建立带宽受限的DPD模型,采用最小二乘算法提取DPD校正系数;最后对校正后的信号进行下采样送往DAC以校正发射通道的非线性失真。仿真结果表明,当DAC和ADC工作在1.25倍基带信号速率的采样率条件下,对于64-QAM调制信号,该方法可以把误差矢量幅值(EVM)从8.46%降低到2.27%,从而可以支持更高阶的调制方式。

像素级模数转换器研究进展

像素级模数转换器因其独特的集成位置而具有高帧频、大动态范围、低功耗及低噪声等优点,广泛应用于红外、可见光及太赫兹成像等领域。文章介绍了主流像素级模数转换器结构的原理,综述了像素级模数转换器在动态范围、功耗、面积及噪声等性能参数的研究进展,最后分别比较和总结了各改进方向的几种关键技术并做出展望。

高精度模数转换器通道之间的时间误差校准算法研究

为避免模数转换器数字输出信号出现明显的滞后现象,实现对信号传输误差的有效弥补,提出了高精度模数转换器通道之间的时间误差校准算法。基于增益误差、失配误差、采样误差等3个指标,分析高精度模数转换器通道之间的主要时间误差参量。根据过零点数量,求解增益失配系数,确定动态校准指标数值,进而完成对时间误差参量的实时校准。对比实验结果表明,与TIADC时间误差校准算法相比,高精度模数转换器通道之间的时间误差校准算法能够实现对信号传输误差的有效补偿。

可穿戴脑电监测系统的低功耗逐次逼近型模数转换器设计

基于TSMC 180 nm芯片工艺,设计了一个用于可穿戴脑电监测的10位低功耗逐次逼近型模数转换器(SAR ADC)。为了有效降低DAC电容阵列的切换功耗,采用新型差分DAC电容阵列,并使用单调开关切换方式。比较器采用两级动态比较器,在提高效率的同时也降低功耗及噪声。针对脑电信号的特点,采用栅压自举开关实现高线性的采样。后仿真结果表明:在1.8 V供电电压、40 kS/s采样率下,这款SAR ADC的功耗仅为2.4μW,其有效位数(ENOB)为9.68 bit,无杂散动态范围(SFDR)为70.6 dB,优值为73.1 fJ/(conv-step),设计的SAR ADC适用于可穿戴脑电监测设备。

一种连续/离散混合结构的电容数字自校准Sigma Delta模数转换器设计

本文根据连续时间调制器和离散时间调制器的各自优缺点,提出了一种新型混合调制器结构的音频Sigma Delta模数转换器,电容数字自校准电路用来补偿连续时间积分器的RC常数,斩波稳定技术用来降低深亚微米CMOS工艺下的闪烁噪声.测试结果表明连续/离散混合结构Sigma Delta模数转换器的峰值信噪比达到102dB,芯片总体功耗为30mW.

可重构模数转换器技术概述

可重构模数转换器能根据不同场景需求实时调整性能指标,是未来通信与感知领域的关键技术之一。本文回顾了目前主流的可重构模数转换器技术,包括电路参数调整和架构重构两种技术路线及代表性工作,并总结了当前可重构转换器的主要问题与挑战,包括性能尚未能体现优势,缺少对多模式并发的支持,以及缺少针对性的指标。最后,本文回顾了一种最新提出的可编程模数转换器阵列技术,并讨论了其优势、挑战及未来可能的研究方向。

面向CMOS图像传感器应用的列级模数转换器研究进展

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。

基于采样保持器与模数转换器的逻辑设计

随着现代通信对信号传输速度与精度要求的不断提升,以模数转换器进行信号采集的传统信号采集系统已无法完全满足现代通信日益增长的需求,进而可能使整个信号传输产生明显的误差,影响信号质量。因此,致力于改进传统信号采集系统,在传统的信号采集系统中加入采样保持器,将输出的信号保持一段时间后发送至模数转换器,使得模数转换器前端采集到的信号不会因采样保持器前端输入信号的改变而改变。此外,在逻辑中采用状态机设计,通过判断模数转换器采集状态,实现对采样保持器状态的改变与前端输入信号的切换。实验仿真结果表明,提出的采集系统的逻辑设计在信号采集的速度与精度上有了明显的提高。

模数转换器的^(60)Coγ射线和电子辐照效应

研究了ＣＭＯＳ模数转换器ＡＤＣ０８１６６０的Ｃｏγ射线和电子辐照应及退火特性，并通过分析ＡＤＣ的电离辐射损伤机制，对其辐射敏感参数。

用于植入式医疗装置的逐次逼近式模数转换器

针对植入式医疗装置对模数转换器（ADC）的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器（SAR-ADC）。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明：所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。

用于超低频信号测量的高精度低功耗增量式模数转换器

针对超低频信号测量装置对模数转换器(ADC)的高精度、低功耗和小面积要求,提出了一种带有斩波稳零(CHS)和自校准技术的增量式模数转换器(I-ADC)。I-ADC带有复位操作,可避免超低频信号带来的模式噪声。为了尽量降低功耗和芯片面积,I-ADC采用一阶结构,并通过增加一定的转换时间来实现14bit的转换精度。该I-ADC采用斩波稳零技术来消除运放低频噪声和失调对其精度的影响,I-ADC的系统失调则采用上电自校准技术来消除。采用DongBu 0.5μm BCD工艺完成了I-ADC电路及其调制器版图的设计。仿真结果表明:在-156.25~156.25 mV输入范围内,I-ADC转换误差的绝对值最大为21μV,微分非线性误差的绝对值最大为0.12bit,积分非线性误差的绝对值最大为0.21bit,调制器的平均电流消耗仅为20μA;调制器的版图面积仅为150μm×310μm;所设计的I-ADC可满足锂电池电量计等超低频测量系统所需的14bit转换精度,并具有显著的低功耗和小面积优势。