基于FPGA的空时编译码器实现

基于高速多输入多输出(Multi-input Multi-output,MIMO)系统中的空时编码技术,提出了一种能够在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现空时码编译码器的硬件实现方法,并给出了编译码过程中各步骤的实现过程。采用该方法设计的编译码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点。仿真分析表明,硬件实现的性能与理论性能接近。

EPA产品开发仿真平台研究与开发

研究了EPA产品开发仿真平台的设计原理和各个模块实现的技术,说明了仿真平台软硬件的内部结构以及它们之间的连接,介绍了EPA开发仿真平台中核心的PTP技术、CSME技术、EPA设备管理技术、EPA服务技术等,以及仿真平台提供给外部开发使用的标准接口。并以1151差压变送器为例,说明了仿真平台的开发过程;从代码开发、代码维护、代码升级的角度说明了使用仿真平台进行开发的优点,以及使用该平台的最终开发成果。