基于SKILL语言的自动天线效应修复器设计

在深亚微米大规模集成电路设计和制造过程中,可靠性已经成为主要的挑战[1]。文章关注一个重要的可靠性问题?天线效应。首先对天线效应进行分析,然后用SKILL语言设计了自动天线效应修复器。提出了版图层次坐标变换算法:把底层单元坐标属性转换到顶层统一的坐标系中,而不破坏其原有的层次化结构。该工具能在版图中自动修复天线效应,实践结果显示,修复率达90%以上。

基于Skill语言的版图数据处理程序开发

G3600图形发生器采用光栅曝光,只能识别矩形或旋转的矩形。然而,Cadence软件中的Virtuoso版图工具未提供将不规则图形转换为矩形的功能,需要借助Skill语言在Cadence的Virtuoso版图工具上对版图数据进行二次开发。文章以圆为例,列举了Skill版图处理程序的思路和构成。

用SKILL语言实现PCB的原理图还原

目前市场上的EDA工具均只支持由原理图到网表的正向设计。介绍了自行开发的一种原理图还原系统,作用是根据原理图的网表,自动还原出PCB的原理图。具体是通过SKILL语言在EDA工具Concept HDL平台上二次开发实现的。

基于制作离散性对策的高性能CMOS DAC

基于 CMOS器件的离散性机理及误差消除对策 ,研究了高速、高精度嵌入式 CMOS数 /模转换器 (DAC) IP核的设计与实现 .采用行、列独立译码的二次中心对称电流源矩阵结构 ,优化了电流源开关电路结构与开关次序 ;利用 Cadence的 Skill语言独立开发电流源矩阵的版图排序和布线方法 .在 0 .6 μm N阱 CMOS工艺平台下 ,12 - bitDAC的微分线性误差和积分线性误差分别为 1L SB和 1.5 L SB,在采样率为 15 0 MHz、工作电源为 3.3V时的平均功耗为 14 0 m W.流片一次成功 。

Allegro软件基于Form格式的框架开发

在EDA设计领域,Cadence作为最大电子设计自动化供应商,旗下的Allegro软件是业界知名的PCB设计软件,提供了丰富的二次开发接口和完善的开发语言。本文主要是基于Allegro软件的Skill语言二次开发,开发带有Form格式的编程框架,工程师使用该框架开发的工具能够通过UI界面实现人机交互,另外,工程师在改变Allegro内部Database时,能够对操作进行回滚、取消、完成等,方便工程师快速操作。该框架为二次开发者提供一种高效的编程思想,提高了开发效率和质量。

Cadence中的参数化单元（Pcell）的开发应用

以Pcell的形式来实现常用的MOS晶体管，通过改变PceU的CDF参数（W、L、gate number、串联、并联和阱的类型等等）来实现MOS晶体管的参数化单元功能，加速插入版图的数据，避免了单元的重复创建。正确地使用与掌握其技巧，能大大提高设计效率，加快产品的开发速度。

基于APD的2.5D封装中介层自动化设计

由于高带宽存储器(High Bandwidth Memory,HBM)的高带宽特性,在2.5D封装中介层(Interposer)的版图设计过程中存在大量HBM接口的连线需要手动完成。介绍了如何使用SKILL语言在Allegro封装设计工具(Allegro Package Design,APD)中实现HBM接口的自动布线,将原来的手动布线时间从2周缩短到10 min,大大压缩设计周期。

台积电扩大与Cadence在Virtuoso定制设计平台的合作

为专注于解决先进节点设计的日益复杂性，Cadence公司日前宣布与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外，台积电还将扩展其纯正以本质为基于SKILL语言的的丁艺流程设计套件（PDK）产品至16纳米，创建并交付全面合格并高品质的本质为基于SKILL语言的的PDK，

Cadence与台积电扩大在Virtuoso定制设计平台的合作

为专注于解决先进节点设计的日益复杂性，Cadence设计系统公司日前宣布，已与台积电在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外，台积电还将扩展其本质为基于SKILL语言的的工艺流程设计套件（PDKs）产品至16nm，创建并交付全面合格并高品质的本质为基于SKILL语言的的PDKs，可实现Virtuoso平台所有的顶尖功能。为充分发挥最大性能和高品质成果，