基于自动编译码器的端到端无线通信系统FPGA实现

基于自动编译码器的通信系统是近年来无线通信的一个热门研究领域,如何将其部署在嵌入式设备中具有非常重要的实践意义。提出了一种基于自动编译码器的端到端无线通信系统的FPGA设计方案,在FPGA上部署基于自动编译码器的端到端无线通信系统,使用AD9361射频芯片作为射频前端处理模块,实现真正意义上的空中传输。并且对系统中的卷积神经网络设计了硬件加速方案,在卷积计算单元内进行并行性探索,设计了流水线架构,加速卷积运算。对于存储单元,采用双缓冲设计,利用乒乓操作,提高数据通信速率。实验结果表明,在不同的调制方式下,系统实测误块率与在瑞利信道下的仿真结果相接近。在误块率相当的情况下,与通用CPU Intel i5-9300相比,所设计的系统的网络推理速度提升了3.98倍。与英伟达1650 GPU相比,功耗约是它的0.18倍。

HDB_3编译码器的优化设计与实现

针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.在QuartusⅡ5.1下的仿真结果表明,提出的编译码方法具有消耗资源少、工作速度快的优点,与现有方法相比,编码和译码占用的逻辑单元数分别减少25%和40%,扇出数分别减少29.4%和50.9%.经实际测试,编译码器功能正确,可用于实际电路中.

基于DSP的Reed-Solomon编译码器的设计与实现

设计了一种在低码率条件下针对 Reed- Solomon编译码算法的专用处理器。该处理器基于 DSP结构 ,减小了芯片的面积和功耗。同时 ,它采用三级流水线结构 ,编写的软件和硬件在Altera的 FPGA上进行了实时验证。

一种基于SBC技术的16kbit/s高效语音编译码器

本文介绍一种基于SBC技术的16kbit／s高效语音编译码器．在该编码方案中，IIR型正义镜象滤波器（QMF）用于实现语音分带，而基于快速搜索技术的矢量量化（FVQA）用于对除基带（采用ADPCM技术）外的其余高频带语音编码。一片TMS320C25芯片实现了两路16kbit／s语音编译码器，并借此实现了两人双向实时通信。得到良好的语音可懂度、自然度及客观评测结果。

循环汉明码编译码器的设计与FPGA实现

分析了循环码的特性,提出一种循环汉明码编译码器的设计方案。编译码器中编码采用除法电路,译码采用梅吉特译码器,易于工程应用。对编译码器在FPGA上进行了实现,通过参数化设置,具有较高的码率,适用于(255,247)及其任意缩短码的循环汉明码,并给出了译码器的仿真和测试结果。结果表明:编译码器运行速率高、译码时延小,在Virtex-5芯片上,最高工作时钟频率大于270 MHz。在码组错误个数确定的系统应用中,可以有效降低误码率,一般可将误码率降低一个量级。实践表明,该设计具有很强的工程实用价值。

基于可编程光延时线的光纤CDMA编译码器

本文提出了两种可编程光延时线（ＰＯＤＬ）的实现结构，该结构具有一致性好便于集成等特点。采用ＰＯＤＬ组成了适用于ＦＯ－ＣＤＭＡ全光素数序列码的编译码器。

TD-SCDMA系统中ASN.1编译码器的设计和实现

为了解决传统ASN.1(abstract syntax notation one)编译码工作中存在的缺陷,根据TD-SCDMA中ASN.1编译码原理,提出利用编译器自动生成工具another tool for language recognition(ANTLR),设计了一个ASN.1描述代码的编译器,实现从ASN.1源代码到CSharp(C#)语言数据结构的映射,其中包含完整的编译码所需信息,且便于访问。通过调用独立的编译码算法函数,从数据结构中提取相应的参数完成编译码。实际应用表明该编译系统减省了繁复的人工翻译描述代码工作,提高了ASN.1编译码的效率和准确率。

基于CPLD的HDB3码编译码器的设计

在数字通信中,选择合适在信道中传输的码型是十分重要的,HDB3码是比较常用的信道传输码型,因此HDB3码的编译码就显得非常重要.多数的数字基带信号用单极性不归零码(NRZ)表示,介绍了NRZ码与HDB3码之间的转换,用CPLD设计了HDB3码编译码器.

全光CDMA编译码器

主要介绍了几种全光CDMA编译码器，即质数编译码器、梯形网络编译码器和光谱编译码器。着重讨论了它们的原理、特性和应用前景。

帧长可配置Turbo码编译码器的设计与实现

针对固定帧长Turbo码灵活性和适应性差的缺点,提出了一种帧长可配置的Turbo码编译码器的FPGA实现方案,可以由用户根据数字通信参数设计要求自行改变交织深度,以使译码性能与信息速率达到最佳平衡。采用"自上而下"的设计思想和"自下而上"的实现流程相结合的方法,对Turbo码编译码系统进行模块化设计,优化调试后下载配置到Xilinx公司的Virtex-2 Pro系列中。测试结果表明,该设计具有良好的移植性和通用性,为Turbo码在不同环境下的应用建立了统一平台。

基于EPM3128的HDB3编译码器的实现

数字基带信号的传输是数字通信系统的一个重要组成部分,HDB3编码是数字基带信号传输中常用的传输码型。本文介绍了HDB3编码规则,提出了一种基于EPM3128实现编译码的方法,该方法具有成本低、电路简单、执行速度快、升级方便等特点。同时由于CPLD可重复编程的特点,可以对它进行在线修改,便于设备的调试和运行。此编译码器已经过实际测试,运行稳定可靠,可用于实际电路中。

智能HDB3编/译码器的分析与设计

信道编码技术广泛应用于数字通信系统。本文提出一种基于SOPC的HDB3编/译码器的设计方案。该设计是在Quartus||9.0开发环境下来完成,其核心板配置了Altera公司Cyclone系列EP1C3T144C8芯片,结合VHDL语言来设计一个HDB3编/译码器。它根据Quartus||9.0开发环境的特点、编码器组成的模块插入V、B码、单极性双极性模块的变化来实现编码器和译码器的功能。最后经仿真验证其编码功能和技术实现的可行性。

基于CPLD的HDB3码编译码器设计

在基带传输系统中常需要进行NRZ码和HDB3码间的相互转换。基于CPLD设计了一种能实现该种转换的HDB3码编译码器。该编译码器能进行并行发送编码和接收译码,并带有误码检测和位同步提取的功能。

基于单片机的HDB3编/译码器的设计与实现

介绍了一种基于单片机的HDB3编/译码器的设计。以常用的51系列单片机为核心,结合外围电路,实现了HDB3编/译码器的功能。在单片机应用系统之间的数字基带通信中,具有一定的应用前景。

DSP基的Reed-Solomon编/译码器设计与实现

本文通过对Reed-Solomon编码/译码器各种可实现方法的比较, 参照项目的低速率无线通信,芯片面积最小,低功耗的要求,提出了一种DSP基的Reed-Solomon编译码器的设计方法(RS—DSP)。

用途广泛的多协议语音编译码器

介绍一种具有多种协议处理能力的语音处理编译码器。该统译码器可支持ＩＴＵ－ＴＧ．７１１、Ｇ．７２２、Ｇ．７２３．１和Ｇ．７２８等建议标准，其中Ｇ．７２３．１是ＩＰ电话主流建议标准。同时给出两种多协议语音处理平台的实例。

箭载“黑匣子”中的RS(255,239)编译码器

箭载"黑匣子"中包含火箭飞行过程中的一些外界环境参数和动态参数等一系列重要参数,可分析火箭飞行真实状态,然而当这些信号在通过信道传输时,不可避免地会受到干扰而出现信号失真,由此产生严重的错误,鉴于此,采用Xilinx公司的Virtex-5系列FPGA实现了一种RS(255,239)编译码器;首先简要介绍RS编译码算法,选取改进的BM算法,并提出了一种流水线结构的译码器实现方案。在译码器复杂度和译码延时上作了折衷,降低了复杂度并提高了纠错能力;仿真结果表明,该编译码器具有很强的纠正突发和随机错误能力,可实现对在进行箭载黑匣子读写时产生的坏块数据纠检错,以达到提高存储系统的可靠性;与已有的该项设计相比,具有速度快和占用硬件资源少的特点。

基于FPGA的WIMAX LDPC码编译码器的设计

提出了一种适合于WIMAX标准的所有码长和码率LDPC码的编码器结构,充分利用了校验矩阵的特点降低硬件实现复杂度.设计了一种基于TDMP-NMS算法的码长码率均可配置的支持连续译码的LDPC码译码器,支持该标准中所有码长和码率LDPC码的译码,通过仿真得出了在保证译码器误码率性能前提下的最优量化比特位宽和各码率的最优归一化因子.采用一种新的适合于TDMP算法的动态迭代停止准则,结果表明,所采用的方案有效降低了译码器的资源消耗,提高了吞吐率.

巡航导弹飞控数据链信道编译码器模型及算法分析

巡航导弹飞控数据链传输的指令和数据与导弹武器紧密相关,有很高的可靠性和安全性要求。必须探寻一种高效的信道编码方法,尽可能提高编码增益。文章提出了飞控数据链信道编码译码方案,构建了编译码器模型,并进行编译码关键算法分析和性能仿真。仿真表明,当误码率为10-6时,可以获得7.6dB的编码增益。

一种TPC编译码器的FPGA设计实现

简要介绍了Turbo乘积码的编译码原理，提出了一种基于AHA4540和FPGA的TPC编译码器设计方案。重点给出了TPC编码器的FPGA编程设计的思想以及AHA4540内部寄存器的配置设计，并对所设计配置后的编译码器进行了仿真验证。结果表明，该设计系统具有良好的性能。