基于平台的SoC系统建模方法研究

面向基于平台的SoC设计方法,本文提出约束任务流图模型(CTG)作为SoC系统模型,提出了基于平台的CTG SoC系统建模方法,实现了SoC系统建模环境CPSME.CTG模型是一种可变粒度的SoC系统模型,可同时描述系统任务的功能和性能.本文基于平台的CTG SoC系统建模方法支持CTG模型的系统级重用与定制,有效提高了系统建模效率.在CPSME环境下进行MP3播放器和MPEG2播放器的SoC系统建模实践表明,新方法的模型重用率可达到75%～90%.

SoC系统的低功耗设计

功耗问题正日益变成VLSI系统实现的一个限制因素。对便携式应用来说,其主要原因在于电池寿命,对固定应用则在于最高工作温度。由于电子系统设计的复杂度在日益提高,导致系统的功耗变得越来越重要,因此,低功耗设计技术应运而生。本文首先分析CMOS集成电路的功耗物理组成,得到其主要功耗成分。其次,以该主要功耗成分数学表达式为依据,突出实现SoC低功耗设计的各种级别层次的不同方法。

一种适合于SOC系统的JTAG扩展化可测性设计

随着集成电路系统复杂性的提高及基于 IP核的 SOC系统的出现 ,电路测试的难度不断增大 ,对电路可测性设计提出了更高的要求。文中在研究了现有各种可测性设计方法优劣后提出了扩展化的 JTAG可测性设计电路 ,它在稍增加电路复杂度的情况下融合各测试方法 ,并提出了利用这种测试电路的 IC系统测试方案。它克服了测试基于 IP核的 SOC系统的一些难点。

面向SOC系统设计的层次化CDFG的扩展

本文主要介绍了层次化CDFG中标准控制结构和并行结构的扩充及转换方法,从而为在高层次 SOC设计中真正使用HCDFG提供了基础。同时,文中还给出了HCDFG在系统验证中的作用,它为不同方法的混合验证提供了统一而有效的内部结构。

图像采集压缩SOC系统在FPGA中的实现

图像采集和处理已经成为了现代工业控制中必不可少的环节。传统的方法一般采用的是图像采集卡加工控机来实现整个系统。但随着嵌入式技术的发展，芯片的性能大大增强，嵌入式系统在工业控制系统中普及。作为前端的图像采集系统此时就不适宜再以图像采集卡的形式出现，而应当以更加简捷，方便的接口与主系统相连。

减小SoC系统测试功耗的方法

系统功耗主要取决于系统电源电压、负载电容及节点电平的翻转概率。前两种方法对减少SOC测试功耗的作用非常有限,而通过改变扫描寄存器的结构,即采用扫描阵列结构可以极大的降低SOC测试功耗。

基于RISC-V处理器的卷积加速SoC系统设计

为提高卷积神经网络(CNN)的计算效率和能效,以8 bit定点数据作为输入,设计一个支持激活、批标准化以及池化等CNN网络中常见计算类型的卷积加速器,优化循环计算顺序并将其与数据复用技术相结合,以提高卷积计算的效率。基于软硬件协同设计思想,构建包含RISC-V处理器和卷积加速器的SoC系统,RISC-V处理器基于开源的指令集标准,可以根据具体的设计需求扩展指令功能。将该SoC系统部署在Xilinx ZCU102开发板上,RISC-V处理器和卷积加速器分别工作在100 MHz和300 MHz频率下,测试结果表明,该加速器的算力达到153.6 GOP/s,运行VGG16网络进行图片推理计算时加速效果较好。

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。

一种提高系统响应速度的SoC系统架构

介绍了一种基于DMA控制器的SoC系统架构,解决因使用DMA控制器而导致的处理器异常响应不能及时得到处理的问题,使处理器更加快速地响应异常请求,提高系统的响应速度,使系统架构更加适用于硬实时系统。

一种多DSP核SoC系统的FLASH引导控制

介绍了一种内含多个DSP的SoC系统,并对SoC中的FLASH引导过程进行分析;由于大规模SoC系统中内部嵌入多个DSP以及SoC系统本身内部存储程序的空间有限,且每次上电后用户加载的程序会丢失,需要每次重新加载烧写.而借助于SoC系统中的多个DSP核的引导功能,通过EMIF接口每次自动加载外接于SoC系统的FLASH存储器里的程序,实现上电后SoC系统自动运行用户程序.介绍了该多核SoC系统的相关boot功能的软硬件配置设计及引导控制程序,并对引导过程进行分析以及对多DSP核SoC系统的boot功能进行了仿真验证及测试.结果表明该多核SoC系统能够快速、准确地对FLASH程序进行引导和搬移;是一种有效的和可行的多核SoC系统引导方法.

网络运营监控利器:SOC系统综述

随着信息化建设的快速发展,安全问题也日益突出,如何将现有安全系统纳入统一的管理平台,实现安全形势全局分析和动态监控,从而进行有效管理并化解安全风险,是各个信息系统维护部门面临的首要难题。

一种多核SoC系统的多源看门狗设计技术

介绍了一种内含多个DSP处理器核的SoC系统中的看门狗电路。随着对大规模SoC系统可靠性和稳定性要求的提高,在多核SoC系统中设计看门狗电路能够对多个处理器核进行监控和异常情况处理,并自动重启恢复SoC系统的工作。介绍了该多核SoC系统中的看门狗硬件逻辑和功能特性,并对看门狗工作流程和多核多源看门狗相互协调技术的运行方法进行了说明。测试结果表明,所设计的多核SoC系统中的多源看门狗能够监控SoC系统的运行状态,并在核定周期时间内在没有接收到喂狗信号后复位整个SoC系统,自动复位后重新工作。

可编程模拟器件ispPAC20在SoC系统中的应用

本文简单介绍了SoC开发系统,以Lattice公司开发的ispDesign Expert软件的开发环境为实例,设计放大电路。详细介绍了系统可编程模拟器件ispPAC20的主要结构和特点,以及用此芯片设计模拟放大电路的方法。该电路的实现无需使用传统的运算放大器,也不需要外接电阻、电容等元器件,且电路性能优良、工作可靠。只需在计算机上通过专用开发软件ispDesign Expert进行电路设计,再下载ispPAC20器件中即可实现电路,且修改快捷方便。

用硬件实现SoC系统中的多路事件捕捉器

设计了一种通过数字硬件实现多路事件捕捉器电路,并且应用在内嵌多个DSP核的SoC系统中。借助于大规模SoC系统中的内部多个处理器核的中断处理功能以及多核SoC系统中的内部多路定时器,设计的多路事件捕捉器能够实现高精度实时对外部高速输入信号的事件信息进行捕捉和对事件发生时刻的时间信息进行存储,并通过内部处理器核响应中断后对事件发生的时间和状态进行读取。多路事件捕捉器作为SoC系统中的一个通用IP电路模块,结合DSP核对外设中断处理功能进行了事件捕捉器系统级的仿真验证,给出了SoC芯片流片后的事件捕捉器测试结果。

系统跟踪宏单元在高性能SoC系统调试上更具优势

Core Sight TM系统跟踪宏单元(System Trace Macrocell,STM)在7方面要明显优于仪表跟踪宏单元(Instrumentation Trace Macrocell,ITM)。对于在高性能FPGA架构中采用了ARMCortex-A9应用处理器的现代So C FPGA,从性能到数据质量,STM是更适合的调试宏单元。本文讨论这些不同之处。

SoC系统描述与SystemC

随着VLSI工艺技术的发展,为了缩短开发周期,提高设计的可预见性,SoC设计已经成为迫切需求。本文将比较C++、VHDL和SystemC,说明SystemC是一种非常好的系统描述语言。同时利用C++和VHDL的语法来深入介绍SystemC的语法。

网络运营监控利器-SOC系统综述

随着信息化建设的快速发展,安全问题也日益突出,如何将现有安全系统纳入统一的管理平台,实现安全形势全局分析和动态监控,从而进行有效管理并化解安全风险,

基于Cortex-M4内核的SoC系统设计与仿真

引言:雷达中频预处理部分为了降低功耗、成本和面积,需要采用基于处理器核的SoC芯片实现,根据项目对运算性能、功耗和面积的要求,选择Cortex-M4作为处理器内核,如何搭建基于Cortex-M4内核的SoC系统成为整个设计的关键部分,包括SoC系统架构设计、存储系统设计和嵌入式软件设计。1基于Cortex-M4的SoC系统架构设计根据雷达中频预处理部分对算法解算速度、接口种类和速度的要求,进行SoC系统架构设计。

SOC系统中的可重构逻辑

所谓可重构逻辑就是运行时具有可编程互连和逻辑操作的数字电路,现在它常常作为商用SOC集成电路的一个功能块。它既可用于定制SOC,也可用作现用产品的用户可编程块。可编程逻辑可用于不同的场合,这些场合包括胶合逻辑、I/O协议处理机、高速计算等。

SoC系统功耗评估方法

随着SoC系统电路集成度越来越高,单位面积集成的门电路规模越来越大,终端设备、移动设备需求量不断递增,对芯片整体性能的要求已经由原来的面积和速度的权衡变成了面积、时序、功耗的综合考虑,且功耗所占的比重越来越大。因此,主要介绍在芯片研制过程中,在方案设计阶段、RTL代码设计阶段以及流片前签核阶段对功耗的评估计算方法,并根据芯片设计经验,阐述在不同阶段功耗评估可以达到的准确度和评估的主要目标。该功耗评估方法已成功应用于某款超低功耗安全专用芯片的研制,并且芯片的功耗完全满足预期指标要求。