基于片上PLL时钟的at-speed测试设计

深亚微米制造工艺的广泛采用及越来越高的芯片工作频率,使得具有时序相关的芯片缺陷数量不断增加,at-speed测试成为对高性能电路进行测试的必要技术。文章首先介绍了at-speed测试的故障模型,以及具体测试方法,然后详细介绍了采用PLL时钟作为at-speed测试时钟时,一款芯片的at-speed测试实现方案,最后采用Fastscan及TestKompress对整个设计进行了测试向量自动生成及向量压缩。实验结果表明此方案可行,采用TestKompress进行设计更符合目前的设计需求。

数字图书馆门户网站测试与分析——关注Web标准与页面性能

选择15所数字图书馆网站首页进行标记验证、CSS验证和Page Speed测试,以试验数据为依据揭示数字图书馆网站遵循Web标准的现状,进一步分析验证结果中错误信息产生的原因,提出基于Web标准重构数字图书馆网站的建议与措施。