掺杂(Pb_(1-x)Sr_x)TiO_3系铁电陶瓷材料介电性能的研究

通过掺杂 ( Pb1-x Srx) Ti O3( PST)系铁电陶瓷的制备 ,初步研究了掺杂、烧结温度、测试频率等对 PST系陶瓷材料介电性能的影响。在相同的 Pb/ Sr配比下 ,La2 O3掺杂较同样份量的 Mn O2掺杂所制得的样片的温度系数要高 ,介电损耗要小 ,而适当高的烧结温度有利于其介电性能的改善。随着测试频率的增加 ,测得的材料介电常数略有下降 ,而居里温度与温度系数基本维持不变。

铋掺杂对SrTiO_3薄膜微观结构及阻变行为的影响

采用溶胶-凝胶及快速退火工艺在p+-Si上制备了Bi掺杂SrTiO_3薄膜,构建了Ag/Sr_(1-x)Bi_xTiO_3/p+-Si结构阻变器件,研究了Bi掺杂量对薄膜微观结构、器件阻变行为及特性的影响。结果表明:Bi掺杂量较低时并未改变Sr_(1-x)Bi_xTiO_3薄膜的相结构,但随着掺杂比例的增大,晶粒尺寸也明显增大,当掺杂量x=0.16时,有Bi4SrTi4O15及TiO2相形成;不同Bi掺杂量的Ag/Sr_(1-x)Bi_xTiO_3/p+-Si器件均呈现出双极性阻变特性,且有明显的多级阻变行为。随Bi掺杂量的增加,器件的阻变性能逐步提高,当x=0.12时器件的高、低阻态电阻比值最大,达到105左右,并且在2 000次可逆循环测试下,高、低阻态电阻比未出现衰减,表现出良好的抗疲劳特性,但当掺杂量x达到或超过0.16后,器件的性能呈下降趋势。Bi掺杂量的增大会导致器件高阻态时的导电机制从空间电荷效应(SCLC)导电机制(x<0.16)转变为肖特基势垒发射(x=0.16)。器件在低阻态下均遵循欧姆导电机制。