微波等离子体化学气相沉积制备SrTiO3陶瓷薄膜

本研究采用微波等离子体化学气相沉积方法在Ａｌ２Ｏ３基片上制备了ＳｒＴｉＯ３基陶瓷薄膜。实验结果表明，当沉积薄膜衬底温度在７００℃以上时，可以制备出结晶性较好的具有一定氧敏性能的ＳｒＴｉＯ３薄膜。

一次烧成SrTiO3陶瓷中复合功能特性的研究

采用一次烧成工艺制备出掺Ni2+离子的SrTiO3复合功能陶瓷,测量了不同氧化热处理温度下样品的介电性能和压敏性能,运用AC阻抗谱研究了SrTiO3陶瓷晶粒和晶界的电学特性,并对样品进行了 XPS分析.研究结果表明,氧化热处理过程中氧对晶粒表面氧空位的填充以及Ni2-离子对晶粒表面Ti4-离子的低价取代,是形成晶界Schottky势垒并产生复合功能特性的重要因素.随着氧化热处理温度的提高,样品的非线性系数α和压敏电压VIMA不断增大,而表观介电常数εeff和介电损耗tgδ则趋于降低.

SrTiO3陶瓷晶界层电容器材料的离子偏析

利用透射电子显微镜及其电子衍射和X射线能谱分析,高分辨电子显微镜及其微区电子衍射,以及离子探针,证实了低温一次烧结的SrTiO_3陶瓷晶界层电容器材料其晶界绝缘层的形成是由于受主性杂质Li_2O的晶界偏析造成的,并且进一步分析了引起离子偏析的条件和机理。发现只有在施主掺杂和还原气氛烧结的情况下才存在Li_2O的晶界偏析现象。这是因为由施主杂质进入晶格和还原烧结气氛而增强的晶格氧挥发是引起Li_2O晶界偏析的根本原因。

SrTiO_3双功能陶瓷的施主掺杂研究

研究了２５％Ｎ_２＋７５％Ｈ_２（体积分数）强还原烧结气氛下施主添加剂 Ｎｂ_２Ｏ_ ５、Ｌａ_２Ｏ_３对ＳｒＴｉＯ３双功能陶瓷半导化的作用规律，结果表明随着添加量的增大， Ｎｂ_２Ｏ_５掺杂试样的表观电阻率单调下降，而 Ｌａ_２Ｏ_３掺杂试样的表观电阻率呈“ Ｕ”形曲线．研究了在 Ｌａ_２Ｏ_３高、低两种添加量下，烧结温度对半导化的作用规律，实验结果表明随着烧结温度的升高，高掺杂试样的表观电阻率逐渐上升，而低掺杂试样逐渐下降．在ＸＲＤ、ＩＲ、ＰＡＴ等现代测试手段分析的基础上。

烧结工艺对纳米SrTiO_3陶瓷介电性能的影响

采用 sol-gel 方法制备 SrTiO_3陶瓷粉体,利用 TG-DTA 分析 SrTiO_3干凝胶粉的分解、化合反应,初步确定了SrTiO_3陶瓷预烧和烧结温度,采用 SEM 研究了 SrTiO_3陶瓷的内部结构,重点探讨了不同烧结制度对 SrTiO_3陶瓷介电性能的影响。研究表明,当采用在空气气氛下以 5 ℃/min 的升温速率直接升温至 1 000℃,保温 0.5 h,再降温至 750℃保温 0.5 h 后随炉冷却的烧结工艺,SrTiO_3陶瓷纯度高,致密性好,晶粒粒径小于 100 nm,且具有良好的介电性能,低频下相对介电常数高达 3 000 左右。

用PAT研究SrTiO_3双功能陶瓷的缺陷结构

测定了不同气氛烧结的SrTiO3 双功能陶瓷的正电子湮灭 (PAT)寿命谱 ,其平均寿命随着烧结气氛中H2含量的增加而减小 .这是还原烧结气氛使瓷体中形成较多的氧缺位 ,氧缺位捕获两个弱束缚电子形成F′ 色心所致 .弱束缚电子在禁带内形成局域能级 ,并使材料的电子浓度增大 .x衍射分析结果证明了材料晶体结构的变化 .

真空低温烧结的SrTiO_3复合功能陶瓷

选择SiO2作为烧结助剂,Nb2O5作为施主掺杂,MnCO3作为受主掺杂,采用真空一次烧结工艺在1200℃制备出性能优良的压敏-电容复合功能陶瓷元件,样品的电阻率ρ>105Ω.cm,压敏电压V1mA<50V,非线性系数α接近10,介电常数ε>104,介电损耗tanδ可以控制在10%以下,漏电流可以控制在50μA以下。

SrTiO_3双功能陶瓷表面层效应的研究

SrTiO3压敏陶瓷存在表面氧化层,厚约60μm。能谱分析表明氧由表至里存在浓度梯度。氧化热处理阶段对表面氧化层的形成有重要影响,在该阶段氧以三种形式进行扩散。化学吸附氧使界面态密度增加,是晶界势垒形成的主要因素。

晶界氧吸附对SrTiO_3基压敏陶瓷的作用

研究了SrTiO3基压敏陶瓷热处理过程中氧的作用。发现SrTiO3基压敏陶瓷的压敏电压U10mA与试样的厚度无关,且随着热处理温度的升高而增大。进一步的试验表明SrTiO3基压敏陶瓷的压敏特性主要受试样表面高阻层的控制。X射线光电子能谱(XPS)的Mn2p和O1s谱图表明,表面高阻层是氧在热处理过程中通过晶界的扩散和化学吸附产生的。因此,氧在晶界处的化学吸附是SrTiO3基陶瓷压敏特性产生的根源。

La_2O_3掺杂的SrTiO_3陶瓷的介电性质

SrTiO_3陶瓷是一种具有多功能特性的介质材料。用La_2O_3掺杂改性的SrTiO_3陶瓷,可以提高其介电常数和降低介质损耗,对其介电温度特性和介电频率特性也有明显的改善.本文主要报道 La_2O_3对SrTiO_3陶瓷介电性质的影响。

Ca^(2+)掺杂对SrTiO_3压敏陶瓷介电损耗的影响

采用真空碳管炉烧结SrTiO3陶瓷的方法,研究以CaCO3作为改性添加剂对SrTiO3陶瓷介电损耗的影响,并对添加剂的作用机理进行了解释。实验结果表明加入适量CaCO3能降低样品介电损耗。在1 300℃的烧结温度下,未掺杂有CaCO3的SrTiO3基电容-压敏陶瓷介电损耗tanδ最低为0.4,而掺杂有CaCO3的样品介电损耗有了显著变化,当CaCO3掺杂量2 mol%时,样品介电损耗tanδ为0.312。

SrTiO_3基陶瓷多功能变阻器的研制

SrTiO_3基陶瓷变阻器是一种新型的多功能元件.它具有电容器和变阻器双重功能.这种变阻器采用传统的陶瓷工艺制造.其中关键的工艺是半导体化和绝缘化.本文简要介绍SrTiO_3基陶瓷变阻器的制造工艺和性能.

真空烧结对SrTiO_3功能陶瓷性能的影响

采用真空烧结替代气氛烧结制备SrTiO3陶瓷材料,获得了既具有电容效应又具有良好压敏效应性能的SrTiO3复合功能陶瓷元件。在此基础上探讨了Nb2O5和La2O3作为单、双施主掺杂对SrTiO3功能陶瓷半导化、电性能及显微结构的影响。研究结果表明,双施主掺杂不仅可以促进SrTiO3功能陶瓷半导化,而且对显微结构有重要的影响。在x(Nb2O5)∶x(La2O3)=0.6∶0.2时可获得性能较好的半导体材料。相比于气氛烧结工艺,真空烧结同样可以得到性能优良的SrTiO3功能陶瓷材料。

Sr/Ti及TiO_2晶型对SrTiO_3陶瓷性能的影响

在一定范围内变动锶钛摩尔比r(Sr/Ti)仍然可以得到性能良好的SrTiO3晶界层电容器,但施主添加物Nb2O5、La2O3及烧结剂SiO2的加入量应作相应变动。当r(Sr/Ti)=1时,Nb2O5与La2O3以等摩尔比加入为佳;当TiO2过量时Nb2O5宜减少;而当SrO过量时则La2O3应减少,并适当增加SiO2。r(Sr/Ti)在0.994~0.998时粉料有比较合适的松装密度,烧成试样有较低的电阻率(0.2~0.3 Ω·cm),晶粒尺寸为40~50 mm且比较均匀,氧化处理后瓷片有较理想的综合介电性能:er = 55 000~68 000,tgd <1?02,r50v >5?010 ·cm,VB(DC)≈600 V/mm,|腃·C1| (25^+125℃)<10%。相对于金红石相(R),锐钛矿型(A)TiO2与SrCO3的反应活化能更低,可以不经过SrCO3分解过程而在较低温度下直接合成SrTiO3。固相反应机理的差别导致瓷体微观结构差异,在调整r(Sr/Ti)的同时调整TiO2原材料中的金红石相(R)与锐钛矿相(A)之比可得到更理想的晶界层电容器瓷体。

(Na_(1-x)K_x)_(0.5)Bi_(0.5)TiO_(3-x)SrTiO_3-0.3Mn陶瓷的性能研究

采用固相法制备了(Na1-xKx)0.5Bi0.5TiO3-xSrTiO3-0.3Mn系无铅压电陶瓷,研究了该系统的压电性能。XRD分析表明所得陶瓷样品在室温下均为三方、四方共存的钙钛矿结构,随着Sr的增加三方相减少四方相增加。该体系样品具有优异的压电性能,在Sr含量为0.02时,压电常数d33、平面机电耦合系数kp和厚度机电耦合系数kt同时达到最大值,分别为171pC·N-1、33.1%和30.5%,Sr具有"软性"添加物的作用。

SrTiO_3-Nd_2O_3系陶瓷的介电频谱研究

研究SrTiO3-Nd2O3系陶瓷的介电频谱特性。由介电频谱确定了此种陶瓷的介电弛豫频率和介电弛豫时间,并对介电频谱进行了理论分析和讨论。

借助金属夹杂物提高SrTiO3陶瓷的热电性能

Deepanshu S．等人采用混合氧化物及还原气氛下1700K烧结的方法，制成含Cu或Fe的优质Sr0.8-La0.067Ti0.8Nb0.2O3-δ陶瓷体。研究结果表明，Fe掺杂导致陶瓷体密度提高，达到98％，同时粒径也增大到15μm。

xSrTiO_3-(1-x)LaAlO_3介电陶瓷的结构和介电性能

采用固相反应法制备了xSrTiO3-(1-x)LaAlO3(x=0.4～0.7)介电陶瓷,分析了不同x值陶瓷的结构和介电性能。结果表明:该陶瓷主相为钙钛矿固溶体,x=0.4～0.5时,为正交钙钛矿结构,在x=0.55～0.7时,为赝立方钙钛矿结构;赝立方结构的陶瓷具有较高的介电常数(ε>50)和低介电损耗(10-3～10-4)及近零的温度系数;陶瓷从赝立方结构转变成正交结构时,介电常数明显下降(ε=34～45),介电损耗迅速增大(约10-2);x=0.6,0.7的陶瓷具有优良的介电性能,ε>55,tanδ在10-3～10-4之间(f=1MHz);x=0.4时陶瓷具有优异的微波介电性能,ε=30.5,Qf=40 177GHz,τf=-22.9×10-6℃-1。

SrTiO_3晶界层电容陶瓷的介电性能与晶粒大小的关系

采用二次烧结法制备SrTiO_3(STO)多晶陶瓷,研究瓷片介电性能与烧结温度和晶粒大小的关系.实验结果表明,STO晶粒尺寸随烧结的温度呈现先升高后下降的变化,相应的介电常数与晶粒变化类似,即随着温度升高先升后降.在保证还原性气体比例不变的条件下,STO瓷片的介电性能在1 440℃烧结2 h时达到最佳,介电常数为24 000,损耗在0. 02左右,温度系数小于20%.该结果基本达到Ⅲ类瓷技术标准,可广泛用于低频高介电路中.