氧化温度对空气中一次烧成SrTiO_(3)晶界层电容器的显微结构及电性能的影响

采用空气中的一次烧成工艺,研究了氧化温度对SrTiO_3.晶界层电容器试样的介电常数ε、绝缘电阻率p及介质损耗tgδ的影响;借助于TEM及STEM对试样进行了分析,观察到试样中有直线型和锯齿型两种不同类型的晶界及存在于多个晶粒交汇处的Ti_nO_(2n-1)第二晶相;提出了不同氧化温度下的晶界结构模型,较好地解释了试样介电常数随氧化温度的降低而单调增大的变化规律.

SrTiO_3陶瓷晶界层电容器材料的晶界研究——Ⅰ.晶界结构

利用高分辨电镜研究了低温一次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构,发现在西晶粒间存在着4种典型的晶界类型。通过构筑晶界形成的结构模型,揭示了两晶粒间晶界形成的特征,认为两晶粒间晶界相的形成既与两晶粒间的液相成份和杂质组成有关,亦与两晶粒的相对取向有关。此外,还与两次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构作了比较。

一次低烧SrTiO_3基晶界层电容器的研究

研究了以Ｌｉ＿２ＣＯ＿３为助烧结剂、Ｓｒ（Ｌｉ＿（１／４）Ｎｂ＿（３／４））Ｏ＿３为施主掺杂剂、Ｂｉ＿２Ｏ＿３和ＳｉＯ＿２为晶界绝缘剂的ＳｒＴｉＯ＿３基晶界层电容器的一次低温烧成技术。初步探索了Ｔｉ／Ｓｒ比值、施主掺杂剂、绝缘剂对显微结构及介电性能的影响。在１１５０℃饶成温度下，获得了ε＿（ａｐｐ）＞３．５×１０￣４；ρ＞１．０×１０￣（１１）Ω·ｃｍ；ｔｇδ＜１．０％；△Ｃ／Ｃ＜±５．０％（－２５～＋８５℃）的ＳｒＴｉＯ＿３基晶界层电容器材料。

SrTiO_3陶瓷晶界层电容器材料的晶界研究——Ⅱ.晶界模型与材料电性能

根据低温一次烧结SrTiO_3陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性,建立了具有复合晶界特征的晶界等效电路模型,据此解释了材料的I-V非线性特性和介电-电压特性。认为低施主掺杂的材料,击穿区的I-V非线性特性主要是由通过“洁净”晶界和窄晶界的隧道电流引起的,从而与温度无关;而高施主掺杂的材料,击穿区的I-V非线性特性既包括通过“洁净”晶界和窄晶界的隧道电流,亦包括通过宽晶界的雪崩击穿电流,从而与温度有关。在低的直流偏压下,材料的电容量随偏压变化很小,但由通过“洁净”晶界和部分窄品界而贯穿样品的热激发漏导电流的存在,使材料的介电损耗明显增加。

空气中一次烧成Ln_2O_3掺杂srTiO_3 GBBLC的研究

本文采用空气中一次高温还原烧成、快冷至中温氧化新工艺,系统地研究了稀土氧化物Ln_2O_3(Ln—La、Sm、Dy)掺杂对SrTiO_3半导瓷晶界阻挡层电容器(简称GBBLC)结构和性能的影响。获得了介电常数ε≥50000、介质损耗tgδ≤0.010、绝缘电阻率ρ≥10^(10)Ω·cm、介电常数温度系数(-25℃—85℃)α=±(10—12)％的La_2O_3掺杂SrTiO_3GBBLC_o其综合性能、稳定性、重复性好。实验结果表明:不同种类的La_2为_3掺杂对SrTiO_3显微结构和性能有很大彤响。提出了不同掺杂量时,Ln_2O_3掺杂SrTiO_2的晶粒缺陷机制。用XRD测定了Ln_2O_3掺杂SrTiO3的晶胞常数,SEM分析显示:Dy_2O_3、Sm_2O_3掺杂比La_2O_3掺杂的SrTiO_3晶粒生长缓慢,且Sm_2O_3掺杂的SrTiO_3晶粒生长呈取向分布。研究了非化学计量比对稀土氧化物掺杂SrTiO_2GBBLC的影响:探讨了烧成制度对性能的影响。

掺杂Dy^(3+)对SrTiO_3晶界层电容器组织性能的影响

研究掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响。Dy3+的加入,在含量较低时可以降低晶粒的界面能,从而可以促进晶粒的长大;而在含量较高时,会引起较高的形变能,为降低形变能,Dy3+易于在晶界上析出第二相质点,这些第二相质点具有细化晶粒的作用。晶界层电容器的有效相对介电常数是由晶粒的大小、晶界层的介电常数和晶界层厚度所决定的。因此,瓷料的配方和制造工艺必须保证晶粒的生长和形成致密均匀的晶界,才有良好的性能。通过配方的调整,瓷片获得了良好的组织与综合性能:ε=68 000,tgδ=1.86×10-2,ρ50v=20 GΩ.cm,VB(DC)=620 V.mm-1,|△C.C-1(-25～+125℃)|=7.4%。

三种不同SrCO_3粉料对空气中一次烧成SrTiO_3GBBLC的性能影响

借助XRD、SEM、粒度分析仪,研究了三种常用的不同SrCO_3粉料对空气中一次烧成晶界层电容器(GBBLC)性能的影响。研究结果表明,当SrCO_3中含有多量的受主杂质离子(如Ca^(2+)等)或/和呈严重颗粒团聚状态,阻止GBBLC陶瓷的半导化,从而影响其介电性能。

后续处理对SrTiO_(3)基晶界层电容器绝缘电阻的影响

采用二步法制备SrTiO_(3)晶界层电容器,并对其进行后续热、电和液氮处理,研究处理前后电容器电学性能的变化.实验结果表明,在50 V直流电压和200℃条件下对SrTiO_(3)晶界层电容器进行后续快速退火和液氮处理后,其介电常数和介电损耗在基本保持不变的情况下,其绝缘电阻值可得到大幅提升,从最初30 GΩ上升至200 GΩ.通过处理,最后可获得平均介电常数为30000,损耗为0.003,绝缘电阻(50 V测量)为200 GΩ的高性能SrTiO_(3)晶界层电容器.

电极/表面接触与SrTiO_3陶瓷片介电性能的关系

理论上,SrTiO_3(以下简称STO)晶界层电容器介电常数取决于陶瓷片的晶粒大小、导电性、晶界绝缘层的厚度和介电常数.但对实际的STO晶界层陶瓷电容器研究发现,金属电极与STO陶瓷片的表面接触对电容器的电容和介电常数也有很大影响.研究表明,当电极/STO为非欧姆接触时,STO陶瓷片的电容和介电常数较小;当电极/STO为欧姆接触时,STO陶瓷片电容器的电容和介电常数增大.采用Ag浆制作电极时,通过调整烧制Ag电极的温度和时间,当T=880℃,t=3. 5 h时,STO电容器的介电性能达到最佳,ε_r=22 850,tgδ=1. 0%.

晶粒尺寸对多层陶瓷电容器可靠性能的影响与机理

通过改变BaTiO_(3)基薄层多层陶瓷电容器(MLCC)的晶粒尺寸,探究其对MLCC性能的影响。通过拉曼光谱、电容温度系数(TCC)曲线、偏压特性、伏安(I-V)特性曲线、变温阻抗谱、击穿电压威布尔分布(BDV)和高加速寿命老化(HALT)等全面系统研究了晶粒尺寸对MLCC的电学性能和可靠性的影响。结果表明:晶粒尺寸显著影响MLCC的偏压稳定性和可靠性。细晶粒MLCC由于具有较高的晶界密度,使其晶界、界面激活能和肖特基势垒得以提高,显著增强了器件的击穿强度和抗老化能力,展现出更好的可靠性。研究结果可以为国内MLCC性能提升提供理论支持和技术指导。

Study on the Continuous Transition From PTC Effect to GBBL Capacitor of Semiconducting BaTiO_3 Ceramics——Grain Boundary Barrier Model

The Daniels’ barium vacancy layer model of semiconducting BaTiO3 ceramics is analyzed.A grain boundary barrier model with both acceptor states of grain boundary and barium vacancy diffusion layers for the transition from PTC effect to grain boundary barrier layer (GBBL) capacitor is proposed.The proposed model solves the problem occurring in Daniels’ model and makes it possible to calculate physical properties of semiconducting BaTiO3 ceramics and relevant devices.

晶界层电容器晶界重新绝缘化研究

试验了不同涂复材料对晶界层电容器晶界重新绝缘的作用,探讨了它们使晶界重新绝缘的机理和特点。不同的涂复材料在晶界重新绝缘过程中的作用不同,对晶界层电容器的性能有较大的影响。实验表明:涂复金属氧化物有利于提高材料的耐压性能。涂复PbO-Bi_2O_3-B_2O_3可改善材料的温度特性。涂复CuO可改善材料的频率特性。涂复PbO-Bi_2O_3-B_2O_3-CuO可使材料呈现良好的综合性能。

晶界势垒对晶界层电容器性能的影响

本文从晶界势垒的角度研究了中间夹层的 Schottky 晶界势垒对晶界层电容的介电常数、工作电压等电性能的影响。对在空气中烧成和在还原气氛中烧成的 SrTiO_3晶界层电容器电性能的较大差别给予了一些解释。

用于微波电路的单层片式晶界层电容器

研究了施主掺杂还原气氛烧结的SrTiO3基半导体瓷的组成与性能关系。通过等效电路分析,XRD、SEM显微结构观察,探讨晶界效应及其特性对瓷料性能作用的机理,从而制成介电系数可调(10000～50000),电容量变化率低(≤±4.7%～≤±22%),使用温域宽(-55℃～+125℃)的单层片式晶界层电容器瓷片。通过在瓷片上溅射和电镀方法制作电极,并以光刻腐蚀,精密加工成通用型、表面贴装型、多电极型和阵列型的单层片式电容器,用于微波电路。

TiO_2陶瓷晶界层电容器的研究

本文对TiO_2陶瓷晶界层电容器进行了较为系统的研究。用液相喷雾干燥法制备含Nb^(5+),Ba^(2+)微量杂质的TiO_2超细原料粉末,研究了TiO_2陶瓷的电性能与烧结温度和测试条件的关系,阐述了TiO_2晶界层电容器的形成机制。

晶界层介电陶瓷及其单层电容器

研究了施主掺杂还原气氛烧结的SrTiO3基半导体瓷的组成与性能的关系.通过等效电路分析,XRD,SEM显微结构观察,探讨了晶界效应及其特性对瓷料性能作用的机理,制成了介电系数可调(10000~50000),电容量变化率低(±4.7%~±22%),使用温域宽(-55^+125℃)的单层片式晶界层电容器.

Ta^（5＋）掺杂的SrTiO_3系复合功能陶瓷的半导化和晶界层的研究

采用一次烧成法制备了Ｔａ５＋掺杂的ＳｒＴｉＯ３系复合功能陶瓷，测试了样品的介电性能，分析了晶粒的半导化机理，并讨论了晶界层对样品复合功能效应的影响。

一次性烧成晶界层半导体陶瓷电容器

采用一次性烧成技术研制了晶界层半导体陶瓷电容器,在瓷料配制过程中先后加入施主杂质和含有受主杂质的晶界助烧剂,两者在还原烧成时促使晶粒生长并半导化,助烧剂在氧化时有利于晶界绝缘层形成。在一台联体烧成设备中,采用大梯度温度和气氛变化,连续完成还原烧成和氧化处理。还原烧成时,升温速度大于400℃/h。在还原烧成温度下保温后,立即在几分钟内,从还原气氛转到氧化气氛,同时降温300℃以上。整个烧成过程中,瓷体全部是堆烧(叠烧10～20层),生产效率比二次烧成提高10倍以上。