基于Stratix系列FPGA的FFT模块设计与实现

主要介绍基于现场可编程门阵列(FPGA)的微波接力通信中FFT模块的设计与实现方案。提出一种全并行流水结构,采用新一代大容量的高速Stratix系列FPGA可以在N个系统时钟之内完成N点的FFT,性能稳定、运算速度快,完全能满足信号实时处理的要求。

StratixII系列高性能FPGA及其配置方案

本文阐述了ALTERA公司新推出的StratixII系列高密度、高性能FPGA的体系构架、特点和性能,描述了该系列FPGA的配置方案。

基于Stratix II的高性能可编程FIR滤波器的设计及实现

详细介绍了一种基于Stratix II的高性能、系数可编程FIR滤波器的设计及实现方法,滤波器具有与微处理器兼容的编程接口,可以对滤波器系数实现动态编程。Quartus II的仿真结果表明了该方法的可行性,性能完全满足设计要求。该设计在传统的自适应滤波以及崭新的认知无线电(CR)[1]领域都具有重要的应用价值。

基于IP核的FIR滤波器在新型FPGA的实现

介绍了的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置。通过IP核的重用和外围电路的VHDL设计,实现了基于FIR滤波的数字正交变换。

基于CPCI总线的通用FPGA信号处理板的设计

雷达信号处理的庞大数据量和高实时性要求,决定了雷达信号处理系统的复杂性及设计难度。由于通用信号处理板只需对软件进行升级,从而大大降低了系统设计的时间和成本,因此成为雷达信号处理系统设计的发展趋势。FPGA在实时处理上相对DSP更具优势,更适用于雷达信号处理中。文中采用Altera高端FG-PA产品Stratix Ⅲ设计了基于CPCI总线的通用FPGA信号处理板,并实际应用于某雷达系统中。

Stratix GX器件在SDH宽带交换中的应用

StratixGX器件系列是Altera公司高性能FPGA器件,内部嵌入了622Mbps～3.125Gbps速率的全双工收发器通道,支持2.488Gb/s速率的SDH收发器接口协议。本文介绍了StratixGX器件的组成和特性,并给出了采用EP1SGX25F器件实现40Gb/s宽带交换的应用实例。

基于FPGA的北斗QPSK调制实现与解调验证

为研制北斗卫星导航模拟信号源,设计实现了北斗QPSK信号调制器。文中在分析了北斗卫星导航系统B1频段信号的正交相移键控调制信号的基础上,基于软件无线电的思想,在FPGA硬件平台上实现了QPSK信号调制器,通过功率谱测试,QPSK解调和简单串口信息传输,验证了调制解调硬件单元的正确性。

一种基于Stratix EP1S80的信道化中频接收机

提出了一种改进的多相滤波器组信道化接收结构,给出了基于EP1S80FPGA的设计实现方案,实现了对中频信号的正确接收.改进后的多相滤波器组信道化接收结构的各信道输出信号相互间不混叠,且更易于硬件实现.实验结果验证了本设计的有效性和可行性.

基于FPGA的三种信号处理器的集成设计

现代高性能FPGA和DSP的不断出现,使得需要大数据量计算的雷达信号处理器向高度集成化和小型化方向发展成为可能,本文基于高性能FPGA(A ltera的Stratix II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案,最后对其性能特性和改进方向做了初步的分析讨论,以满足更高性能要求时的设计实现。

SOPC大规模可编程专用集成电路的快速开发

从开发周期、成本、设计复杂度等方面分析入手,介绍了一种高性能、低功耗、低成本、产品开发周期短的ASIC设计开发方案。为此,结合QuartusⅡ及NiosⅡ系统开发平台,综述了Stratix FPGA及HardCopy ASIC开发的完整过程,指出基于IP复用的SOPC技术开发的FPGA向ASIC的无缝移植是未来快速生产性价比高的大规模可编程专用集成电路(ASIC)的前景最看好的发展方向。

一种Nios Ⅱ软核架构的高效GPS捕获方法

针对传统GPS接收机不能根据接收信号的特性自适应的调节频率搜索范围及积分时间的问题,本文提出了一种Nios Ⅱ软核架构的高效GPS捕获方法,其可以通过Nios Ⅱ软核自适应调节频率搜索范围、相干积分时间及非相干积分时间,流水线式的VHDL结构仅负责并行处理,实现了参数调节的灵活可控.通过采用仅有一片Stratix Ⅲ FPGA的基带开发板,实测结果表明,捕获功能性能正常,频率捕获范围可在100 Hz^80 kHz内灵活切换,积分时间可在1 ms^30 s内灵活切换.

1 ns脉宽延迟可调码型发生器在低速时钟下的实现方案

利用Altera公司高端FPGA芯片StratixIIFPGA的内嵌式增强型锁相环的特性,在采用较低速率时钟的情况下,通过配置锁相环参数,实现了高速率、占空比和延迟均可调的码型发生器,精度可达1ns.文中给出该算法的实现方案,并对其实现误差进行了讨论.最后用EP2S30F484C5芯片对该算法进行了实现,取得了预期的效果.