SyncFlash存储器在ARM嵌入式系统中的应用

本文在简要介绍SyncFlash(同步Flash)存储器的基础上,着重叙述了SyncFlash在基于ARM体系微处理器的嵌入式系统中的应用,并介绍了采用SyncFlash设计嵌入系统的优势。

大规模芯片内嵌存储器的BIST测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通过3个计数器驱动的可编程Mbist控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用Verilog语言设计了所提出的Mbist电路,通过Modelsim对1 Kbit×36的BRAM进行仿真并在自动化测试系统上进行了实际测试。实验结果表明,该方法对BRAM进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%,灵活性差的问题也得到了很大改善。

便笺式存储器中一种新颖的交错映射数据布局

现代计算机一直沿用传统的线性数据布局模式,该模式允许对使用行主序模式存储的二维矩阵进行高效的行优先数据访问,但是增加了高效执行列优先数据访问的复杂性,造成列优先访问的空间局部性较差。改善列优先数据访存效率的常见解决方案是对原始矩阵进行预先转置操作,将列优先访问的复杂性集中在一次矩阵转置运算中,然而矩阵转置不仅会引入额外的数据传输操作,而且会消耗额外的存储空间用于存储转置后的矩阵。为了在不引入额外开销的情况下使行优先与列优先数据访问具有同样高效的访存效率,提出一种新颖的交错映射(IM)数据布局,同时在不改变便笺式存储器(SPM)内部结构的基础上,在SPM的输入和输出(I/O)接口处添加循环移位单元和译码单元2个新组件,实现交错映射数据布局并定制访存指令,使程序员可通过定制的访存指令充分利用该数据布局。实验结果表明,应用交错映射数据布局的SPM在仅额外增加了1.73%面积开销的情况下获得了1.4倍的加速。

面向投票类AI分类器的零冗余存储器容错设计

投票类分类器广泛应用于多种人工智能(Artificial Intelligence,AI)场景,在其电路系统中,用于存储已知样本信息的存储器易受到辐射、物理特性变化等多种效应影响,引发软错误,继而可能导致分类失败。因此,在高安全性领域应用的AI分类器,其存储电路需要进行容错设计。现有存储器容错技术通常采用错误纠正码,但面向AI系统,其引入的冗余会进一步加剧本就面临挑战的存储负担。因此本文提出一种零冗余存储器容错技术,采用纠正错误对分类结果的负面影响而非纠正错误本身的设计思想,利用错误造成的数据翻转现象恢复出正确的分类结果。通过对k邻近算法进行实验验证,本文提出的技术在不引入任何冗余的情况下可达到近乎完全的容错能力,且相比于现有技术,节省了大量硬件开销。

用于通用存储和神经形态计算的相变存储器的研究进展

存算一体技术目前被认为是一种可以消除冯·诺依曼计算架构瓶颈的可行性技术。在众多的存算一体器件中,相变存储器(PCM)因其具有非易失性、可微缩性、高开关速度、低操作电压、循环寿命长以及与现有半导体工艺相兼容等优点,被认为是未来通用存储和神经形态计算器件中最具竞争力的候选者之一。首先介绍了PCM的工作原理和器件材料结构,并详细讨论了PCM在通用存储和神经形态计算领域的应用。PCM具有高集成度和低功耗的共性需求,但这两个应用领域对材料性能有不同的侧重点。详细分析了PCM目前存在的优缺点,如高编程电流导致的功耗问题,以及商业化应用面临的主要挑战。最后,针对PCM的研究现状提出了一系列改进措施,包括材料选择、器件结构设计、预操作、热损耗降低、3D架构,以及解决阻态漂移等问题,以推动其进一步发展和应用。

基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。

液态金属存储器:在溶液中如大脑般读写信息

液态金属存储器,以一种全新的氧化还原机制实现数据读写,成功解决了存储设备在柔性和稳定性之间的矛盾,展现出广阔的应用前景,可望为柔性机器人、脑机接口、植入电子及仿生智能等方面带来变革,促进相关领域的进步。存储器是一种专门用于存储程序和各种数据指令的电子记忆部件,在各类电子设备中扮演着核心角色,是信息时代的标配。

磁随机存储器的电磁敏感度研究

采用直接功率注入法(direct power injection,DPI)对一款新型磁随机存储器(magneto resistive random access memory,MRAM)芯片进行了抗干扰测试。在存储数字“0”和“1”的情况下,对MRAM的电源引脚、数据引脚、控制引脚进行了干扰注入,对比了各引脚的失效功率。测试结果表明:MRAM在存储数字“0”时的敏感度比数字“1”时的敏感度低;与干扰从地引脚注入相比,干扰从电源引脚注入时芯片的敏感度更高;读取电路电磁敏感度和输出引脚与电源引脚具有较大相关性。这一研究结果可为提升新型存储器MRAM的芯片抗扰度及电路优化提供理论参考。

基于存储器编译器的敏捷生成技术研究

磁随机存储器作为一种新型非易失性存储,因其优良的读写速度与耐久度特性,在嵌入式存储领域具有广阔的应用前景。然而,由于磁随机存储器的定制化设计通常需要数月完成,具有较长的设计周期,这与片上系统较快的设计迭代需求存在一定矛盾。存储器编译器作为一种快速生成存储器设计的工具,是解决这一矛盾的有效手段。本文从磁随机存储器的全定制设计流程出发,同时对各类存储器编译器的研究现状开展调研,总结了目前存储器编译器工作的现状与挑战,最终讨论了磁随机存储器编译器的设计方法学。

基于FPGA的FLASH存储器三温功能测试系统设计

由于大容量FLASH存储器全地址功能测试时间较长,在自动化测试设备(ATE)上进行高低温测试时,长时间使用热流罩会导致测试设备运行异常。为把存储器测试过程中耗时最长的全地址功能测试部分从ATE机台上分离出来,设计一个基于FPGA的驱动板卡,结合MSCAN和Checkerboard算法实现了对被测芯片激励信号的施加;然后,设计一个12工位的驱动板卡,实现了在三温条件下的多芯片同步测试;接着,设计一个基于Qt的上位机软件,实现了对测试结果的实时显示与存储;最后,对2 GB大容量FLASH存储器进行测试验证。测试结果表明,与传统的ATE测试相比,基于驱动板和工位板的测试系统可实现对大容量FLASH的全地址功能的高低温测试,且工位板具有的高可扩展性可实现多芯片的同步测试,大幅提高了测试效率。

Ti/TiO_(2)/p-Si阻变存储器中非线性电阻转变机制的研究

采用磁控溅射沉积技术在p型硅片(p-Si)上沉积TiO_(2)薄膜,然后使用掩模板沉积Ti顶电极,制备出具有Ti/TiO_(2)/p-Si结构的阻变存储器。该器件表现出了稳定的非线性电阻转变特性,该器件具有自整流效应,并且具有较大的开关比(高于10^(3))和非常稳定的循环特性。器件的电阻转变机制为空间电荷限制电流传导和肖特基发射机制。研究表明Ti/TiO_(2)/p-Si器件是一种非常有潜力的下一代非易失性存储器件。

金属氧化物型阻变存储器编程方案的优化设计

近年来,随着半导体技术的快速发展及各种智能产品的普及,消费者对存储器的性能要求越来越高,但经过几十年的快速发展,目前主流的非易失性存储器尺寸已逼近物理极限。阻变存储器(RRAM)因其良好的扩展性、更低的功耗、更快的操作速度,成为未来新型非易失性存储器的主要候选者之一。阻变存储器虽然展现出巨大的应用潜力,但目前技术还不够成熟,主要表现在器件可靠性不足。提出并验证了一种优化的脉冲编程方案,不需要特别的工艺或电路设计,通过脉冲编程波形的优化改善了RRAM器件阻值的均一性。

基于阻变存储器的物理不可克隆函数设计

物理不可克隆函数(PUF)将集成电路制造过程中产生的工艺变化作为一种安全原语,已被广泛应用于硬件安全领域,特别是身份认证和密钥存储。提出了一种基于阻变存储器(RRAM)阵列的PUF优化设计,采用2T2R差分存储结构,并利用阵列中RRAM单元的阻值变化产生PUF的随机性,以实现更高安全级别所需的大量激励-响应对(CRP)。RRAM PUF的存储单元基于28 nm工艺实现,其面积仅为0.125μm~2,相比传统PUF存储单元面积开销减小,在入侵和侧信道攻击方面具有更好的鲁棒性。实验数据表明,RRAM PUF唯一性达到了约49.78%,片内汉明距离为0%,一致性良好,具有较好的随机性。

面向FLASH存储器应用的电压自举电荷泵电路设计

基于SMIC 0.18μm 1P6M工艺,设计出一款面向FLASH存储器应用需求的开环电荷泵升压电路。该电路主要由振荡电路、分频电路、非交叠时序电路、电荷泵和高压选择电路组成。为实现电荷泵电压的自举,本设计采用高电压选择电路和开环无反馈结构电荷泵,通过调整电容比值,满足不同的输出升压需求。仿真结果表明,在电源电压为1.8 V、内部开关时钟频率为50 kHz、带载为5 mA的条件下,电荷泵的输出电压为3.3 V,纹波仅为10 mV,升压效率高达96%。与其他电荷泵相比,本设计提高了输出效率,可满足不同输出升压的需求。

低功耗非易失性存储器存储单元及存储芯片架构

基于传统的0.18um单栅Logic CMOS工艺实现超低功耗非易失性存储器芯片的设计与验证,该存储芯片采用差分结构单元,无需增加光罩,利用双向的F-N隧穿原理进行编程擦除机理,可实现EEPROM功能。最终的测试结果显示该芯片具有超低的待机、编程和读取功耗,读取速度最高达100MHz,Cycling可达100K,且具有非常优秀的数据保持能力,非常适用于低成本低功耗的应用场景。

基于阻变存储器的仿真模型设计

阐述RRAM模型的开关方法和电流电压关系,探讨物理电热仿真模型、斯坦福模型、黄的物理模型的仿真模型的搭建原理,RRAM的仿真分析。

耐600℃高温存储器问世

美国宾夕法尼亚大学科学家研制出一款可在600℃高温下持续工作60 h的存储器。这一耐受温度是目前商用存储设备的2倍多,表明该存储器具有极强的可靠性和稳定性,有望在可导致电子或存储设备故障的极端环境下大显身手,也为在恶劣条件下进行密集计算的人工智能系统奠定了基础。相关论文发表于新一期《自然·电子学》杂志上。研究人员表示,这款存储器是一种非易失性设备,能在无电源状态下长期保留存储器上的信息。相较之下,传统硅基闪存在温度超过200℃时便开始失效,导致设备故障和信息丢失。

双端口存储器读写控制专利技术现状

相关技术概述随着计算机应用领域的不断扩大,计算机设备需要处理的信息的数量也越发的增大。与此同时,对于计算机中的存储设备的要求,无论是从工作速度,还是从其容量方面的要求,也都越来越高。此外,随着技术的发展,CPU、I/O设备的数量也随之增多。如在多处理器系统中,不同的处理器之间如何对于数据实现共享和交换,这已经逐渐成为多处理系统的发展难题。而存储器同样存在多种类型,单端口存储器和双端口处理器是目前主流的存储器类型,单端口的处理器并没有办法为多处理器系统中的处理器同时提供读写控制。因此,多处理系统中,双端口存储器是实现其多个处理器之间数据的快速访存的重要工具之一。而鉴于此,如何提高存储设备的访存速度计算机系统中的发展瓶颈之一。

一种基于存储器内建自测试的新型动态March算法设计

存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好的故障检测效果:动态故障覆盖率提高了31.3%。这个可观的效果得益于所提算法以经典的March RAW算法为基础进行优化,融入了Hammer,March C+算法的测试元素和一些新的测试元素。不同于普通March型算法的固定元素,所提算法支持用户自定义算法的执行顺序以适应不同的故障检测需求,能够动态地控制算法元素,在时间复杂度和故障覆盖率之间进行调整从而达到良好的平衡。

脉冲窄化型抗辐射静态存储器单元加固结构

为减小单粒子电荷共享效应对纳米量级静态存储器单元的影响,提出了一种基于双互锁冗余加固(dual interlocked storage cell, DICE)静态随机存储器(static random access memory, SRAM)单元的新型布局结构。该结构融入了脉冲窄化技术,并与传统的DICE存储单元进行了比较,能有效减小面积开销,提升单元电路综合性能,且不需考虑敏感节点之间的间距。测试电路用65 nm体硅CMOS工艺进行流片,辐照实验在中国原子能科学研究院抗辐射技术应用创新中心进行。实验结果表明,新型SRAM存储单元结构单粒子翻转线性能量转移阈值为15 MeV·cm2·mg-1,能够满足低轨道航天产品的应用需求。