基于SYSGEN的信号滤波系统的设计与实现

本文提出了一种基于FPGA的FIR滤波系统设计的新方法,介绍了一种采用Xilinx公司的FPGA芯片完成FIR滤波器的设计流程,利用System Generator建模,省去了繁重的VHDL代码编写与修改过程。该方法实现简单、可靠,只需修改相应参数就可实现不同功能。仿真结果表明,选取合适的滤波参数,可以适应不同的滤波要求,提高滤波器设计和修改的速度。

基于SYSGEN的AS型FIR滤波器设计

本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度,然后综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4阶到32阶的FIR滤波器,实验结果验证了方法的有效性。

基于SYSGEN的OVCDMA硬件协仿真设计

介绍了一种借助SYSGEN(System Generator)和Matlab对FPGA硬件电路算法进行实时协仿真的设计。在FPGA平台上设计OVCDMA的硬件逻辑算法,并定义电路板与控制计算机的数据交换格式,利用SYSGEN的软硬件协同仿真功能,实现了对FPGA算法程序的实时仿真,验证了硬件程序的可靠性,证明了OVCDMA算法的硬件逻辑的性能。

基于SysGen的多相滤波信道化快速实现方法

针对宽带信道化接收机实现中传统FPGA软件开发周期过长的问题,文本提出一种基于SysGen(system generator)开发环境的多相滤波信道化算法快速实现及验证方法,采用模块化、参数化的设计思路,完成50%交叠多相滤波信道化处理功能,具备大带宽实时处理能力及多信号同时接收能力。与传统的底层逻辑语言编程软件开发模式相比,该方法可明显缩短开发周期,且提升了模块开发灵活性,实现了FPGA信道化模块宽带多信号实时处理,可满足当代宽带数字接收机要求。

基于SysGen的FIR滤波器系数加载设计

本文介绍了基于SysGen开发环境实现数字下变频算法时的FIR滤波器系数加载设计。采用此技术可以大大节省滤波器设计时的FPGA资源占用,并有利于算法扩展,使得多通道、多带宽数字下变频系统能够在有限的硬件空间内实现。

基于System Generator的数字下变频设计

Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模,是DSP高层系统设计与Xilinx FPGA之间实现的"桥梁"。在分析了FPGA传统级设计方法的基础上,提出了基于System Generator的系统级设计新方法,并应用新方法设计验证了一套数字下变频系统,通过仿真和实验结果验证了该方法的有效性和准确性。

一种改进的数字信道化DRFM系统设计研究

根据当前电子对抗(ECM)系统所处战场电磁环境的特点,提出一种将数字信道化技术与调制滤波器组技术相结合的DRFM系统设计方法。该方法针对数字信道化DRFM常用设计方法存在的不足,对数字信道化接收机和发射机结构进行了改进,构造出一种无"盲区"的信道划分形式,并将调制滤波器组技术引入到系统设计中。改进的DRFM系统具有大带宽、全概率接收和处理同时到达信号的能力,便于硬件实现的优点。仿真实验结果和理论分析相一致,验证了设计的正确性,为普适性DRFM系统设计提供了新的思路。

颜色空间转换电路的FPGA设计与实现

本文提出了一种基于现场可编程阵列器件(FPGA)的颜色空间转换电路的设计与实现方法,分析了RGB和YcbCr颜色空间特点,提出了适合硬件处理的定点实现方法,在乘加算法基础上,建立了参数化算法模型,给出了SystemGenerator模型描述,并对电路模型在FPGA中进行了验证。该方法省去了繁重的HDL代码编写与修改过程,实现简单可靠,实验表明此方法可以有效地提高系统的运行速度,并且具有很好的实时性。

一种80C198单片机测控通用系统

介绍了一种以８０Ｃ１９８单片机为中央处理器的测控通用系统，给出了系统的硬件原理图及常用软件流程图，并阐述该系统通用性及特点，以供自动测控设计人员参考。

基于模型设计的自动定制IP策略

为了克服传统手工定制IP的开发瓶颈,加快IP的设计与确认的进程.引入了基于模型的自动定制用户IP的新思想,给出了自动生成IP的完整工具链.即在System Generator可视化开发平台上,给出进行算法模型的功能验证、自动HDL代码的RTL级验证、定制IP前的硬件协同仿真,用户IP的自动生成及定制IP后的硬件测试等的方法.并以Fibonacci数列的IP定制为例,介绍了其IP的定制及软硬件验证与测试过程.

基于System Generator的音频解码SoC系统设计与实现

提出了一种面向SoC的音频解码系统设计结构,可以方便地扩展新的音频解码标准。基于System Generator的设计,建立起了使用高级语言开发工具进行软件模拟仿真和HDL实现的桥梁。最后,在Xilinx VirtexII Pro开发板上实现了MP1解码器,结果表明,该系统结构设计实现起来方便而且解码器实现性能满足实际应用。

超宽带无线通信中LDPC码硬件仿真实现

讨论了LDPC码在超宽带(UWB)无线通信中的应用及其硬件实现。首先讨论了译码初始化方法,并设计了硬件解码结构,然后在SystemGenerator环境中对整个译码算法进行了参数化的FPGA实现,最后在VC环境下构建了UWB系统LDPC码软硬件仿真平台,仿真表明改进的LDPC码比传统的LDPC码更能满足UWB通信需求。

基于FPGA的硬件协仿真器设计

FPGA硬件协仿真器是验证ASIC设计原型的重要工具。为了实现高度灵活的SYSGEN系统的硬件协仿真,选用Xilinx公司FPGA,设计了板间数据和时钟接口,实现了可扩展的硬件协仿真器。该设备使用方便,可随意扩展,适用于不同规模的逻辑设计仿真,对ASIC设计原型的验证有重要帮助。

数字下变频中抽取滤波器的设计

数字下变频是软件无线电的关键技术之一,数字下变频的实现关键在于抽取滤波器的设计与实现。针对输入到数字下变频系统中的信号采样率很高的问题,选用积分梳状(CIC)滤波器与半带(HB)滤波器这两种比较特殊的滤波器来完成下变频采样速率的抽取以及信号滤波。通过比较分析影响CIC滤波器的特性参数,选取了优化CIC滤波器性能的一组参数,对其进行设计。为了减小了滤波器的采样点数,降低滤波器的成本,避免出现频率特性中的突跳,选用最优等波纹法设计HB滤波器。基于Systemgenerator的设计仿真与基于FPGA芯片的硬件设计,均可以有效地验证算法,但前者降低了实验成本,缩短了实验周期,而且设计更加实用。

基于FPGA的超宽带数字下变频设计

本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速AD信号降速预处理,应用SysGen开发环境完成的数字混频、多相滤波和数据抽取,并通过仿真验证了算法的可行性。

基于System Generator的FFT算法的实现

System Generator for DSP是Xilinx公司开发的基于Simulink图形环境的DSP开发工具。利用System Generator工具,即使是没有多少FPGA设计经验的设计人员也能够快速开发出高性能的FPGA来实现DSP算法。本文介绍了一种采用XILINX公司的Virtex-2Pro系列的FPGA芯片实现FFT算法的设计流程,并利用System Generator把FFT算法映射到FPGA资源中。实验表明:该方法具有操作简单、设计灵活、效率高等优点。

高速目标高分辨雷达信号处理的FPGA设计及实现

为了满足高速目标高分辨雷达探测系统的大数据量、高精度、复杂算法的实时信号处理要求,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的多通道中频回波信号处理系统,可实现高速目标的速度、角度、距离搜索和跟踪。其中采用系统生成器(System Generator,SysGen)进行了数字下变频模块的设计、实现,简化了设计开发流程,利用高层次综合(High Level Synthesis,HLS)设计方法进行了方位角、俯仰角等模块的开发。测试结果表明:角度搜索、距离搜索、距离跟踪等模块性能均满足设计要求,系统能够实现目标的高精度实时跟踪。

一种利用System Generator软件平台开发基于FPGA的数字脉冲压缩的方法

在线性调频信号脉冲压缩原理的基础上,本文介绍了基于System Generator软件平台在FPGA中实现脉冲压缩的一种方法,同时利用MATLAB对数字脉冲压缩进行仿真对比,结果表明该方法达到了预期的脉压效果。

一种电台纠错编码模块的改进

文中首先简单介绍了LDPC码的优点及其译码过程,然后在SystemGenerator环境中对整个编译码算法进行了参数化的FPGA实现,最后把LDPC编码模块应用于一种电台代替原来的纠错编码模块,并验证了系统的性能。