基于VMM构建可重用验证平台

传统的验证平台编写复杂,且难以在不同设计之间重用。采用SystemVerilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成对UART模块的验证。与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件。

基于SystemVerilog的网络处理器验证平台设计

描述了一种基于SystemVerilog的网络处理器验证平台设计。该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证。

基于VMM的ALU验证

基于VMM方法学设计和实现了一个随机验证环境,验证一个64位ALU。该验证环境具备一套功能完备的随机测试程序发生器,可以生成覆盖率指导的有约束的定点、浮点指令序列,调用一个由C语言实现的参考模型进行运算结果自检,并采用覆盖率收敛技术实现覆盖率快速收敛。实践结果表明,设计的随机验证环境,能够高效验证ALU的各项逻辑功能,减少测试时间,且随机测试程序生成模块可以简单移植应用于处理器其他模块的功能验证。

VMM中功能覆盖率收敛技术

介绍SystemVerilog VMM验证方法学在LCD Controller验证中的应用,指出它相对于传统Verilog验证方法的优点,重点研究功能覆盖率的收敛技术,实验比较了多种具体的实现方法。实验结果表明,由于CCT能够收集覆盖信息,形成闭环负反馈,以控制随机变量的生成,从而在实现快速收敛的目标方面取得了显著的效果。

基于VMM的FPGA软件可重用验证平台

传统的验证平台编写复杂,且难以在不同设计之间重用。采用System Verilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成被测FPGA软件的验证。与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件。

基于VMM的LDPC编译码器验证平台设计

根据LDPC编译码器的功能和结构特点,提出一种基于VMM的验证方案以充分验证LDPC编译码器的功能,进而提升芯片性能。通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的。验证结果表明,基于VMM的LDPC编译码器验证平台具有更高效的验证组件、更先进的验证技术。相较传统的LDPC编译码器验证平台,基于VMM的验证平台显著提高了编译码器的验证效率。

一种可重构的通用总线接口验证平台的研究及实现

以UART总线接口为例介绍一种高性能验证平台。该验证平台基于SystemVerilog语言,以功能覆盖率为导向,通过带约束的随机方法产生测试激励,并具有自动检查运行结果及可重用性等特点。实践表明,与传统的验证平台相比,该平台在验证效率及功能覆盖率方面均有明显的优越性;与基于VMM搭建的验证平台相比,该平台也表现出了一定的灵活性、易操作性的特点。

基于参考模型的ISO14443通信模块验证方法

对符合ISO/IEC14443协议的射频通信接口模块RTL(register transfer level)设计提出一种更高效的验证方法,即在传统的VMM(verification methodology manual for SystemVerilog)验证平台中加入参考模型(reference module,RM)的参考模型验证方法。介绍了参考模型的设计方法并给出了部分伪代码,将设计好的参考模型嵌入到传统验证环境中进行前端RTL仿真,仿真结果表明加入参考模型的验证方法能提高验证的覆盖率。

基于SV语言的UART模块功能验证

随着半导体工艺的发展,SoC芯片的规模和复杂度日益增大,传统的验证方法已经不能满足要求。本文介绍了基于SystemVerilog验证语言的形式化验证和VMM验证这两种功能验证的方法,并且结合使用这两种方法对一个UART接口模块进行了验证,在保证验证完备性的基础上,有效地提高了功能验证的效率。

基于SV语言的802.11 MAC芯片逻辑验证方案

针对符合IEEE 802.11的MAC协议的芯片设计,介绍一种新的验证方案。该方案以功能覆盖率为驱动,使用约束随机的激励完成验证,大大降低了传统验证过程中对验证者个人经验的依赖,同时为验证的完备性提供了有效的度量手段。该方案使用Sysytem Verilog语言实现,根据VMM验证思想,搭建了一个层次化的逻辑验证环境。与传统的验证环境相比,该方案中的验证环境在验证自动化、组件重用等方面有突出的改进。实践证明,新的验证方案能够充分保证验证的完备性,同时能有效地提高验证效率,缩短验证周期。

基于System Verilog的NoC测试平台

针对片上网络(NoC)验证效率不高的问题,依据验证方法学,利用System Verilog语言的优势,构建一个由覆盖率驱动并受约束的随机分层NoC测试平台。在不同拓扑结构和流量分布下,对NoC进行性能评估,结果证明该测试平台具备较强的通用性、适应性和扩展性,能有效地提高验证效率。

光纤通道网络交换芯片虚拟验证平台设计与实现

FC(Fibre Channel,光纤通道)交换机为光通信网络提供数据包交换服务,FC交换芯片是FC交换机的核心器件。在芯片研制过程中,能否完备并高效灵活的对其验证,将决定着整个项目的质量与进度。文章基于VMM的验证方法学,采用SV(SystemVerilog)语言,开发了一个N端口FC交换机芯片虚拟验证平台。结果表明,相比用Verilog开发的验证平台提高了验证效率、降低了测试项开发难度、缩短了验证周期。

基于VMM的LTE小区搜索模块验证

随着芯片设计规模和复杂度的增加,功能验证变得越来越复杂,验证面临着诸多挑战。有统计数据显示,验证工作占整个设计开发工作60%～80%的时间。在长期演进系统(long term evolution,LTE)中,小区搜索是一个非常关键的过程,是移动终端开机后首先要做的步骤。小区搜索的性能好坏直接影响LTE系统后续过程的进行,对LTE系统的性能有很大的影响。以LTE系统小区搜索模块为例,简要介绍了VMM(verifacation methodology man-ual)验证方法学,并基于VMM验证方法学搭建了小区搜索模块验证平台,对小区搜索模块进行了全面的功能验证。验证结果表明,本模块能够完成预期的目标,采用VMM验证方法学可以极大地提高验证效率,缩短验证周期。