基于IEEE1149.4标准TAP控制器的设计

随着电子技术的飞速发展,电路的集成度越来越高,使其测试面临越来越多的问题。目前,可测性设计已成为解决测试问题的主要手段之一,而边界扫描技术是众多可测性设计方法中使用较为广泛的一种。在基于IEEE1149.4标准的混合信号电路的可测性设计中,测试访问口(test access port,TAP)控制器设计的地位比较突出,是非常重要的一环。本文从标准要求出发,对TAP控制采用硬件描述语言加以实现并进行了仿真验证,从仿真结果看该设计是正确可行的。

基于IEEE Std 1149.1-2001标准的TAP控制器设计

在边界扫描协议的实现过程中,TAP控制器的地位比较突出,是非常重要的一块.本文从协议要求出发,使用Verilog-XL对TAP控制器进行逻辑仿真,并用Design Comp iler进行逻辑综合,得到了符合要求的电路.基于IP设计技术,给本电路增加了扫描链,可以作为一个IP软核应用于集成电路的可测试性设计.

边界扫描测试中TAP控制器设计

文中介绍了边界扫描测试硬件的构成,重点讨论其核心部分TAP控制器的功能、原理及设计,并给出模拟仿真的结果。

基于IEEE1149.7的TAP控制器命令研究

随着待测芯片的集成度越来越高,IEEE1149.1标准已很难满足芯片设计对测试与调试的要求。IEEE1149.7标准在保持与IEEE1149.1兼容的基础上增加了新功能,提供了一种全新的双引脚测试与调试方法。目前对IEEE1149.7的研究处于起步阶段,所以研究支持其的控制器命令对今后的发展具有重要的意义。本文在深入研究IEEE1149.7标准的基础上,利用QuartusII开发平台设计了基于TAP控制器命令的测试控制器,并进行了仿真验证。结果表明产生的命令测试信号符合IEEE1149.7标准对TAP控制器命令的规定。

基于JTAG的高效调试系统设计与实现

为了给自研处理器芯片提供一种高效方便的调试方法,提出了一种基于JTAG的片内调试系统设计方法。该调试系统在遵循JTAG标准协议的基础上,简化片内调试硬件模式设计,以较少的硬件开销和精简高效的专用调试指令设计,不仅实现了调试中断、指令/数据断点设置、单步执行及寄存器/存储器数据读写等基本调试功能,还支持现场保护与恢复、Trace Buffer、指令插入执行等高级调试功能。经实际芯片测试证明,该调试系统具有兼容JTAG协议、功能全面、灵活高效、结构简单、便于操作等特点。

建立在模拟集成电路上的边界扫描设计

对模拟芯片边界扫描测试方法进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想构建了模拟芯片边界扫描测试电路,运用了数字移位寄存器和模拟开关构成模拟边界扫描单元,并编写了TAP控制器及其它电路的VHDL代码,通过实验仿真验证了测试电路的可行性。测试电路可以完成模拟芯片的简单互连测试以及性能测试。

集成电路边界扫描测试系统中测试方式选择模块的电路设计

集成电路规模的不断增加,使测试的开销在产品总成本中所占的比重越来越大,测试的过程更为复杂,因此对电路芯片需要采用边界扫描测试进行可测性设计。对边界扫描控制器中的测试方式选择TMS模块的功能进行了详细说明,给出了该模块的电路设计方法与步骤。通过与测试软件的结合,能检测芯片间互连线的开路故障、短路故障、固定型故障,以及芯片的内部逻辑功能是否正常。

基于“龙腾”R2的在线调试系统的设计

在JTAG工业标准的基础上,为"龙腾R2"微处理器提出了一种在线调试系统的实现方案。通过扩展JTAG的TAP控制器,并在微处理器内部加入控制模块,实现了软件调试的单步执行、硬件断点、软件断点及监控和修改寄存器及存储器等多种片上调试功能。以较小的硬件开销,获得了较大的调试功能。

基于JTAG的模块测试方法

简要阐述了边界扫描测试的基本用途,介绍了边界扫描的结构及特点;分析了JTAG的命令和使用方法、测试向量的生成方法;最后给出三个应用实例:使用JTAG对单个器件的测试,互连测试和对器件编程。