基于TCL语言的FPGA源代码静态自动测试系统研究

TCL语言是一种被EDA工具广泛支持的脚本语言,通常作为EDA工具的shell使用,在第三方测试工具中也能够较好地支持。文章结合常见EDA工具和Mentor HDL Designer测试工具,研究分析了测试工具的测试原理和TCL语言构建测试脚本的关键技术,并在此基础上设计了FPGA源代码静态自动测试系统。系统主要由测试工具初始化、TCL测试脚本执行和测试报告处理等组成。针对提出的系统给出了具体的测试环境搭建方案、测试方法及测试项目。最终测试结果表明,提出的系统完全达到了设计的预期效果,具有高效、灵活、稳定、自动化的特点。

基于TCL脚本语言的AT指令自动化测试技术的研究

在TD-SCDMA移动终端的测试中,作为无线通信模块业务载体,AT指令的测试是其中重要的一个环节。AT指令具有一问一答,指令繁多,相互依赖以及相关性强等特点,给无线终端后期软、硬件的测试工作带来了诸多不便,因此设计和开发一套方便、快捷、自动化的移动终端AT测试平台显得尤其重要。着重介绍了如何利用TCL脚本语言设计和实现一套AT指令自动化测试平台。从测试的情况看,该平台完全达到了设计的预期效果,具有高效、灵活、稳定、自动化的特点。

在HDL代码设计综合中TCL脚本的应用

本文主要探讨了利用TCL脚本对RTL级代码进行综合的技术,简单阐述了TCL脚本的特点并与图形界面进行了比较。在综合过程中使用了TCL语言脚本贯穿整个综合流程。

基于Tcl的智能卡软件测试方法

针对现有智能CPU卡中应用软件测试难、效率低的问题,提出一种基于Tcl脚本语言的嵌入式测试方法。在个人计算机/智能卡通信协议(PC/SC)体系下,将Tcl嵌入到测试系统代码中,把要测试的功能设计成Tcl扩展命令来实现,根据各个功能编写不同的测试用例,通过测试系统界面调用对应的测试脚本(扩展名为.Tcl)。在嵌入式大容量CPU卡的自动化测试过程中,该方法能提高回归测试的效率。

基于IEC 61375标准的列车以太网一致性测试平台设计

[目的]为确保列车网络系统的稳定性、可靠性、兼容性以及数据传输和控制的准确性,需对列车网络的一致性测试进行研究。[方法]基于IEC 61375标准进行列车以太网测试平台设计,并完成测试平台的搭建;测试平台主要包括硬件平台和软件平台;其中,硬件平台由测试仪器、陪测设备、工装夹具以及工控机组成;软件平台基于LabVIEW(程序开发环境)程序语言、NI TestStand软件测试框架和Tcl(工具命令语言)脚本,进行系统集成。[结果及结论]实现了列车以太网物理层、协议层和性能的自动化测试,并通过CNAS(中国合格评定国家认可委员会)认证。

基于TCL脚本的自动化测试工具的研究与实现

随着软件开发规模的增大、复杂程度的增加,软件测试变得越来越困难,ATE(自动化测试工具)能够降低软件测试的难度,提高测试效率。本文提出了一种基于TCL脚本的ATE的设计方法,并对重要模块进行了介绍。该工具具有很强的可移植性,通过适当的修改可对多种信令交互型的实体进行测试。

基于TCL的6LoWPAN协议一致性测试

针对6LoWPAN协议,提出一种基于TCL的一致性测试系统。在该系统中,界面控制部分提供用户操作和结果查看等功能,测试执行部分提供用例解释执行、结果分析等功能,底层通信部分提供物理层收发的功能。使用TCL脚本语言设计测试用例和扩展命令,从而增强系统的可扩展性。对Contiki系统中的uIPv6协议栈进行测试,结果表明,该测试系统的可扩展性较好,可满足6LoWPAN协议的一致性测试要求。

Tcl脚本控制的边界扫描测试方法研究

针对现有基于编译型语言开发的边界扫描测试系统灵活性较低、核心逻辑复用困难的问题,在深入分析了Tcl脚本语言特点和扩展方法的基础上,提出一种用Tcl脚本语言编写测试脚本实现边界扫描测试的可行方法.通过将边界扫描测试相关操作封装成Tcl扩展命令,实现了使用脚本命令控制边界扫描测试设备的目的.以此为基础,设计实现了Tcl脚本语言控制的边界扫描测试原型系统.通过实验分析,验证了该方法的可行性.

基于TCL语言和边界扫描技术的存储器测试脚本设计

为了提高存储器的边界扫描测试软件的通用性,提出一种基于TCL语言及边界扫描技术的存储器测试脚本设计方案。结合存储器测试理论及边界扫描逻辑簇测试技术,研究基于TCL脚本语言的存储器测试脚本设计方法,用以在进行存储器簇测试时描述存储器自身的读写特性及与其外部边界扫描测试单元的连接关系等,并给出HY6264SRAM静态存储器功能测试的例子。通过测试验证,使用TCL脚本语言与高级语言联合编程能够提高边界扫描测试软件的工作效率。

基于边界扫描技术和TCL语言的簇测试设计

在边界扫描测试技术中,由BS器件和非BS器件主成的逻辑簇测试是研究的难点问题,文章介绍了高效、简明、移植性好的TCL语言.在深入研究边界扫描簇测试原理的基础上,以实现逻辑簇测试为目的,采用了TCL嵌入C++的方法实现测试用例的脚本化,完成了基于TCL语言的Cluster测试脚本设计;通过对数字电路实验板的测试结果分析,得到了使用TCL脚本语言与C++联合编程能够实现簇测试,并且可以提高边界扫描测试软件工作效率的结论,具有较好的应用前景。

基于TCL语言的MMLTOOL自动化测试工具的实现

随着软件开发规模的增大、复杂程度的增加,软件测试变得越来越困难,自动化软件测试工具能够有效降低软件测试难度。针对智能网平台MML命令传统手工测试繁重耗时且效率低下的特点,提出了一种基于TCL脚本语言的MML命令自动化测试工具。对该自动化测试工具的整体功能和设计环节进行了详细的说明。

基于FPGA的DDR SDRAM测试平台设计

DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台,平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功能;编写了控制测试器IP核的TCL脚本,用于配置测试参数、控制测试流程与读取测试结果;在Python语言下使用PyQt5开发库设计了图形界面程序,能够根据用户操作生成并执行对应的TCL脚本;最终实现了一个操作简单、测试流程可配置、自动输出测试结果的DDR SDRAM测试平台;测试结果表明,测试平台能够正确地进行DDR SDRAM测试并输出统计结果;对比MIG的示例工程,测试平台额外增加了带宽测试、结果统计、循环测试等功能,且使用的FPGA资源下降了30%,测试用时缩短了70%以上。

网络模拟软件脚本研究

介绍了3款主流网络模拟软件(NS2,OPNET,GLOMOSIM)的特点及机制。由于采用这3种软件的网络模拟都必须基于模拟脚本,对大规模网络和复杂网络对象的模拟手动编写脚本又十分困难,因此以NS2的模拟为例,针对其构建Tcl脚本过程中存在的困难,提出使用C++编写脚本生成程序,大大提高了Tcl脚本生成的效率和准确性。实验证明该方法是成功的。因为不同网络模拟软件的模拟脚本很相似,所以该方法和算法可以被基于其他网络模拟软件的网络模拟所使用,具有普遍使用价值。

基于ZigBee节点冗余的数据监测与故障诊断

提出了Zig Bee无线网络的组建方式,建立了多条无线传输的冗余通路;然后依据DDE协议,通过该无线网络实现了终端设备与上位机组态软件之间的数据传输和监测;最后就节点较多,维护困难的问题提出了基于TCL脚本语言和组态王的故障诊断机制,并实现了TCL轮询界面和组态王监测界面对Zig Bee无线节点的双重监控,有效地保证了该Zig Bee无线网络的稳定、安全运行。

脚本在面向对象实时数据库中的应用研究

实时数据库是组态软件数据处理层的核心,在采用面向对象设计思想设计的实时数据库中嵌入脚本,增加了组态时的灵活性,主要研究了Tcl脚本在跨平台的面向对象实时数据库中的嵌入式及其应用。

基于码流的软件控制FPGA故障注入系统

基于静态随机存储器的现场可编程逻辑门阵列应用于航天电子系统时,易受到单粒子翻转效应的影响,存储数据会发生损坏。为评估器件和电路在单粒子翻转效应下的可靠性,提出一种基于TCL脚本控制的故障注入系统,可在配置码流层面模拟单粒子翻转效应。介绍了该故障注入系统的实现机制和控制算法,并将该软件控制方法与传统硬件控制方法进行对比分析。设计了一种关键位故障模型,从设计网表中提取关键位的位置信息,缩小了故障注入的码流范围。在Virtex-5开发板XUPV5-LX110T上的故障注入实验表明,该故障注入系统能有效模拟单粒子翻转效应,与传统随机位故障注入相比,关键位故障注入的故障率提高了近5倍。

基于NS-2的空间网络协议仿真平台设计与实现

目前流行的多款网络协议仿真软件对于空间网络协议的仿真支持都不尽完善。针对NS-2软件这方面不足,设计并实现了一种基于NS-2的空间网络协议仿真平台。平台采用Java语言实现,具有良好的扩展性、移植性。平台具有可视化仿真场景生成和TCL仿真脚本自动生成等功能,提高了仿真效率。此外,通过平台仿真分析TCP协议和TCP-Vegas协议在空间网络环境下的网络性能,验证了平台的正确性。

HyperMesh二次开发在客车CAE分析前处理上的应用

利用TCL语言对Hyper Mesh进行二次开发,编写脚本程序执行繁琐的重复工作,提高工作效率。本文结合客车CAE分析流程,通过二次开发脚本案例,说明Hyper Mesh二次开发在客车CAE分析中的重要作用。

基于Eclipse CDT的FPGA工程过程管理优化设计

如果使用Xilinx公司的Vavido软件直接用于FPGA开发,则需要进行过程繁琐的图形化配置,容易出错且不方便新手使用。为了解决这一问题,本文详细研究了Vavido软件中有关FPGA工程编译部分的实现原理,并在Eclipse CDT提供的基础扩展点上针对FPGA工程编写插件,通过检索工程目录,自动生成编译FPGA bit文件的tcl脚本,并以命令行的方式调用Vavido的相关功能,完成bit文件的生成。实现了FPGA工程的建立、编译和烧写功能。

基于JTAG模式的安全级DCS模块软件下装

JTAG协议作为芯片测试标准,用于开发阶段对嵌入式系统进行仿真调试,可验证PCBA功能的接口,同时也作为软件下装升级的接口。因其串行通信的特点,支持菊花链串联的拓展方式,可以轻松地将芯片以菊花链的形式串联起来进行软件下装。在某安全级系统软件下装生产工作中,尝试将芯片以菊花链的方式连接,并开发批量下装软件,实现模块软件下装、升级的批量化操作,大幅提升软件下装工作的效率。以复杂程度较高的安全级DCS系统为例,通过JTAG链式配置下装硬件与软件,提升了软件模块的下装效率与准确性,保证质量的同时还减少了人因失误,对同类产品有借鉴参考意义。