一种遵循IEEE 1149.1标准的可测试性设计结构

IEEE1149.1(也称JTAG)是支持芯片边界扫描的国际标准,提供了统一的测试访问端口。如今,它已成为芯片必不可少的一种“开销”。本文通过定制JTAG逻辑,以求用最少的开销,最简单灵活的方式来管理各种DFT逻辑。

基于IEEE1149.1标准的在线测试的研究

虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈。针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部分主要实现边界扫描基础测试并为在线测试提供控制信号,在线部分主要实现实时故障的诊断。设计采用Verilog语言建模,并用QuartusII软件仿真。仿真结果表明该设计能较好地检测出实时故障。

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差、测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心——边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的。

IEEE1149.1标准的一些问题

本文讨论了IEEE1149.1标准的有关问题和某些问题的解决办法。促使该标准能广泛被接受并在工业中能推广使用。

IEEE1149.1产生新标准

研制边界扫描原先是为了检验IC引线与PCB连接轨迹,现在它已被用于支持芯片调试、设备编程、混合信号测试和现场服务。

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。

RISC CPU的边界扫描电路设计与实现

随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。

基于BST技术的印制电路板的测试

介绍了边界扫描测试(BST)的基本组成,以及采用BST技术实现印制电路板测试。BST技术遵循IEEE1149.1标准,它不需要占用太多的硬件资源,使复杂的印制电路板或数字系统及设备的测试工作变得方便快捷,大大降低了测试成本。

支持SVF的边界扫描测试系统的设计与实现

边界扫描技术是一种完整的、标准化的可测性设计方法,它提供了对电路板上器件的功能、互连等进行测试的新途径。本设计实现了一种能够自动生成SVF测试图形的边界扫描测试系统,然后利用该系统进行了PCB板级的扫描链完整性测试和芯片互连测试,测试结果分析表明系统可以检测出被测对象的故障类型。

边界扫描测试电路的设计

讨论了边界扫描测试电路的设计方法和电路的基本结构,并针对光纤通信系统中的32:1时分复用芯片设计了边界扫描电路,给出了模拟结果。

边界扫描测试技术及其应用

边界扫描技术是一种完整的、标准化的可测性设计方法 ,它提供了对电路板上元件的功能、互连等进行测试的一种统一方案 ,极大地提高了系统测试的效率。本文详细介绍了边界扫描测试的原理、结构 ,讨论了边界扫描测试技术的应用。

基于边界扫描技术的集成电路测试系统设计与实现

介绍了边界扫描的技术原理,及其在集成电路测试中的具体应用,并给出了一种基于边界扫描技术的板级集成电路测试系统的方案及实现。

基于JTAG的线路板测试性设计研究

本文讨论了边界扫描测试性设计原理和方法.研究了线路板互连故障模型.并对故障模型进行了一些简化测试的等效处理.建立了边界扫描测试数学模型。基于这些模型,原理和方法.提出了两种优化的边界扫描互连测试算法。然后用边界扫描测性设计方法进行线路板的测试性设计.两种优化算法的正确性和有效性得到了验证。

一种以太网边缘扫描控制器设计方案

利用嵌入式技术开发了以太网边缘扫描控制器，该控制器实现了以太网接入功能，可以测试任何符合IEEE1149．1标准的器件、电路板和系统。

荷兰JTAG科技公司将参展深圳Nepcon South China-展台2G81

荷兰JTAG科技公司专为电子公司开发、制造和销售基于IEEE1149．1标准进行印刷电路板、装配和系统测试和编程的产品。公司产品已获全球认可，近4000多个系统在全球范围内进行使用。为支持其顾客，JTAG科技配备经验丰富的开发和应用工程师，并提供包括入门培训到具体测试和编程预备的一整套服务，以满足不同顾客需要。