基于DMA的DSP-Cache优化

数字信号处理器大都采用两级高速缓存结构,为高复杂度算法的实现提供了有力的保证。由于一般片上内存空间不大,对于通信和图像系统较大的数据,需要将数据存在片外,从而导致处理效率很低。本文以TIC6000系列芯片为例,从分析它的Cache结构出发,利用直接存储器存取DMA(Direct Memory Access)设计了一种双缓冲区结构,以减少片内、外存储器之间数据交换的时间,并针对高斯滤波函数加以实现。测试表明这种方法能使硬仿真时所用的CPU周期数与软仿真时相同。