期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
传输线脉冲测试分析器件及ESD性能与案例分析
1
作者 胡晴宇 吴际 《电子质量》 2012年第7期68-71,共4页
该文通过对电气静电放电和传输线脉冲测试的介绍,分析两者的关联性,提出由传输线脉冲测试在工程师先期研发产品对静电放电防护等级预期评估,通过实验案例来验证了用传输线脉冲测试的数据作为静电放电等级评估的可行性。
关键词 ESD静态放电 tlp传输线脉冲 TVS瞬态抑制二极管 HDMI高精度多媒体接口 EPD增强穿通型二极管
下载PDF
基于高分子电压诱导变阻膜的全PCB抗脉冲防护
2
作者 刘辉 吴丰顺 +4 位作者 武占成 龚德权 王晶 胡元伟 马浩轩 《印制电路信息》 2024年第1期21-25,共5页
随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全... 随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。 展开更多
关键词 静电放电(ESD) 传输线脉冲(tlp)测试 电磁脉冲(EMP) 变阻膜
下载PDF
双向可控硅静电防护器件中p型井对静电性能影响的研究
3
作者 张玉叶 汪洋 +2 位作者 杨帅康 苏雪冰 杨红姣 《中国集成电路》 2023年第4期36-39,72,共5页
基于0.18μm Bipolar CMOS-DMOS(BCD)工艺,研究讨论了双向可控硅静电防护器件中p型井(PW)位置对器件维持电压以及鲁棒性的静电性能影响,可用于高压静电放电(ESD)保护。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了PW的... 基于0.18μm Bipolar CMOS-DMOS(BCD)工艺,研究讨论了双向可控硅静电防护器件中p型井(PW)位置对器件维持电压以及鲁棒性的静电性能影响,可用于高压静电放电(ESD)保护。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了PW的尺寸在高压工艺下对双向对称可控硅性能的影响。测量结果表明,在不增加器件面积的情况下,通过高压对称DDSCR器件PW层次的左侧边界位置缩进,所得的DDSCR_PW器件的正向维持电压(Vh)虽然从30.15 V降低到15.63 V,反向维持电压从26.15 V降低到16.85 V,但与高压对称DDSCR器件相比,高压对称DDSCR_PW器件具有提升失效电流的优点,其正向失效电流从6.68 A增加到18.22 A,反向失效电流从7.07 A增加到9.92 A,论文阐述了产生此现象的原因。 展开更多
关键词 双向可控硅(DDSCR) 失效电流(It2) 维持电压(Vh) 传输线脉冲测试系统(tlp)
下载PDF
保护环版图结构对ESD防护器件耐压能力的影响 被引量:5
4
作者 刘畅 黄鲁 张峰 《半导体技术》 CAS CSCD 北大核心 2017年第3期205-209,共5页
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结... 基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。 展开更多
关键词 静电放电(ESD) 版图 保护环 多指器件非均匀开启 传输线脉冲(tlp)测试 耐压能力
下载PDF
OBIRCH用于集成电路短路的背面失效定位 被引量:9
5
作者 陈选龙 刘丽媛 +1 位作者 孙哲 李庆飒 《半导体技术》 CAS CSCD 北大核心 2015年第11期856-860,共5页
基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开... 基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开封、芯片背面减薄。采用OBIRCH方法从芯片背面进行激光成像,成功对0.18μm工艺6层金属化布线的集成电路gg NMOS结构保护网络二次击穿和PMOS电容栅氧化层损伤进行了失效定位,并对背面定位图像和正面定位图像、In Ga As CCD成像进行了对比分析。结果表明,In Ga As CCD成像模糊并无法定位,OBIRCH背面定位成像比正面成像清楚,可以精确定位并观察到缺陷点。因此,OBIRCH技术用于集成电路短路的背面失效定位是准确的,可解决多层结构的正面定位难题。 展开更多
关键词 热激光激发技术 光束感生电阻变化(OBIRCH) 集成电路(IC) 失效分析 失效定位 传输线脉冲(tlp)
下载PDF
用于ESD防护的PDSOI NMOS器件高温特性 被引量:1
6
作者 王加鑫 李晓静 +4 位作者 赵发展 曾传滨 李博 韩郑生 罗家俊 《半导体技术》 CAS 北大核心 2021年第3期210-215,共6页
研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ES... 研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ESD防护器件的一次击穿电压和维持电压均降低约11%,失效电流也降低近9.1%,并通过对器件体电阻、源-体结开启电压、沟道电流、寄生双极结型晶体管(BJT)的增益以及电流热效应的分析,解释了ESD特征参数发生上述变化的原因。研究结果为应用于高温电路的ESD防护器件的设计与开发提供了有效参考。 展开更多
关键词 静电放电(ESD) 绝缘体上硅(SOI) NMOSFET 高温 传输线脉冲(tlp)
下载PDF
基于RC触发NMOS器件的ESD电路设计 被引量:4
7
作者 李志国 余天宇 +2 位作者 张颖 孙磊 潘亮 《半导体技术》 CAS CSCD 北大核心 2014年第8期579-583,共5页
研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中... 研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。 展开更多
关键词 互补型金属氧化物半导体(CMOS)工艺 电阻电容触发NMOS 静电放电(ESD)电路 传输线脉冲(tlp)测试 热效应
下载PDF
功率NLDMOS电学安全工作区的版图设计优化 被引量:1
8
作者 陈轶群 陈佳旅 蒲贤勇 《半导体技术》 CAS 北大核心 2019年第8期623-627,658,共6页
在不调整制备工艺、不增加工艺成本条件下,研究了管芯版图优化对功率n型横向扩散金属氧化物半导体(NLDMOS)电学安全工作区(E-SOA)的影响。通过研究p^+带嵌入方式、p^+图形形状、p^+分布密度、阵列单元栅宽及总栅数、金属引线方式等进行... 在不调整制备工艺、不增加工艺成本条件下,研究了管芯版图优化对功率n型横向扩散金属氧化物半导体(NLDMOS)电学安全工作区(E-SOA)的影响。通过研究p^+带嵌入方式、p^+图形形状、p^+分布密度、阵列单元栅宽及总栅数、金属引线方式等进行了版图设计优化和流片。管芯传输线脉冲(TLP)E-SOA测试结果表明,优化后的版图使NLDMOS在5 V工作电压下TLP E-SOA提升约30%,金属引线的加宽和叠加使NLDMOS的开态电流提升约7%。带状紧凑型p^+带且双栅极嵌入的优化版图设计能更好地稳定硅衬底电位,抑制寄生三极管的开启,增大E-SOA,提高器件可靠性。因此,版图设计优化对提升功率NLDMOS的性能和可靠性具有实际意义。 展开更多
关键词 功率管 n型横向扩散金属氧化物半导体(NLDMOS) 版图设计 电学安全工作区(E-SOA) 传输线脉冲(tlp)
下载PDF
带有硅化物阻挡层的可控硅器件对维持电压的影响
9
作者 曹佩 汪洋 +3 位作者 芦俊 魏伟鹏 李婕妤 曹文苗 《电子产品世界》 2021年第9期76-79,共4页
基于0.18μm双极CMOS-DMOS(BCD)工艺,研究并实现了一种阳极和阴极两侧均加入硅化物阻挡层(SAB)的可控硅(SCR)器件,可用于高压静电放电保护(ESD)。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了SAB层对可控硅性能的影响... 基于0.18μm双极CMOS-DMOS(BCD)工艺,研究并实现了一种阳极和阴极两侧均加入硅化物阻挡层(SAB)的可控硅(SCR)器件,可用于高压静电放电保护(ESD)。利用二维器件仿真平台和传输线脉冲测试系统(TLP),预测和验证了SAB层对可控硅性能的影响。测量结果表明,在不增加器件面积的情况下,通过增加SAB层,器件的维持电压(Vh)可以从3.03 V提高到15.03 V。与传统SCR器件相比,带有SAB层的SCR器件(SCR_SAB)具有更高的维持电压。 展开更多
关键词 可控硅(SCR) 硅化物阻挡层(SAB) 仿真 传输线脉冲测试系统(tlp) 维持电压(Vh)
下载PDF
隧道场效应晶体管静电放电冲击特性研究 被引量:3
10
作者 王源 张立忠 +3 位作者 曹健 陆光易 贾嵩 张兴 《物理学报》 SCIE EI CAS CSCD 北大核心 2014年第17期368-375,共8页
随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFE... 随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器件在ESD冲击下器件开启、维持、泄放和击穿等过程的电流特性和工作机理.在此基础之上,给出了一种改进型TFET抗ESD冲击器件,通过在源端增加N型高掺杂区,有效的调节接触势垒形状,降低隧穿结的宽度,从而获得更好的ESD设计窗口. 展开更多
关键词 隧道场效应晶体管(TFET) 静电放电(ESD) 传输线脉冲(tlp) 带带隧穿机理
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部