TMS320C6678多核DSP的核间通信方法

嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对Key-Stone架构TMS320C6678处理器的多核间通信机制进行研究,利用处理器间中断和核间通信寄存器,设计并实现了多核之间的通信。从系统的角度出发,设计与仿真了两种多核通信拓扑结构,并分析对比了性能。对设计多核DSP处理器的核间通信有一定的指导价值。

基于TMS320C6678三维成像声纳信号处理算法的设计与实现

针对三维成像声纳在实际应用当中实时性的需求,在分析三维成像声纳波束形成算法原理和TMS320C6678多核任务并行处理的基础上,设计了基于TMS320C6678处理芯片的三维成像声纳二维波束形成算法的并行实现方法。该方法不仅能有效地完成二维波束形成,还能减少波束形成的计算量,满足系统的实时性需求。实验表明:该方法有效、可靠地完成了2304通道的二维波束形成,角度分辨率优于1°,满足实际系统实时性要求。

基于TMS320C6678多核处理器体系结构的研究

为充分挖掘多核DSP性能,从计算机系统结构的角度出发,结合对TI的TMS320C6678的认识,开展了对多核DSP体系结构的研究.在C6678单核结构的基础上,分析了片内互联网络,共享存储结构及核间通信技术,并采用相关算法验证多核DSP的性能,最后提出了多核DSP的发展方向.

基于TMS320C6678的背景更新算法的改进与实现

利用混合高斯模型描述序列图像背景是地面复杂背景下红外搜索跟踪系统中的关键技术。针对背景更新算法的收敛性和估计准确性的问题,提出了一种自适应混合高斯模型的背景更新框架。该背景更新框架通过建立混合模型迭代过程中学习因子与时间、模型状态的关系并且自适应选择混合模型中高斯分布的个数,有效地提高了背景估计的精确程度和算法的收敛速度。通过真实序列图像详细分析本文背景更新框架性能,同时研究设计了基于TMS320C6678DSP芯片的背景更新图像处理系统,实现了视频的传输、处理等系列功能,并与其他算法作比较,从数据分析和实验结果等方面表明本文算法的优越性。

基于TMS320C6678的多核DSP上电加载技术

对于多核DSP应用技术来说,BootLoad技术是一个关键点,也是应用难点之一。针对8核高性能DSP——TMS320C6678的根配置问题进行了研究,包括上电加载过程,单核和多核的emif NOR-FLASH存储器的映像文件的产生,二级加载器的编写和FLASH编程器的构成等。其中,关键是在多核映像文件中,将辅助核的入口地址作为特殊数据来处理,使其他核触发更容易,这也是其他文献未涉及的。该项技术已经用在某图像处理系统中。

基于TMS320C6678的语种识别并行算法设计与实现

针对语种识别在实际应用中的实时性需求,在分析语种识别算法原理和多核DSP任务并行的基础上,设计了一种基于TMS320C6678的语种识别算法并行实现方法。该方法实现了任务级并行流水和核间高效通信。实验结果表明,该方法可靠、有效,并且使该系统至少能够完成132路的实时识别任务。

基于TMS320C6678的多核Bootloader设计与实现

针对TMS320C6678多核处理器的特性,提出一种基于多核Bootloader的设计方法。阐述了TMS320C6678 Bootloader的原理和工作机制,并给出一种多核用户程序镜像文件的生成方法,实现了TMS320C6678的多核程序加载以及上电自启动。经验证,TMS320C6678在该设计方法下能够稳定运行。

一种基于TMS320C6678的JPEG编码算法并行实现方法

针对数字视频总线在装备应用中的实时性需求,在分析JPEG编码原理和多核DSP任务并行的基础上,提出了一种基于TMS320C6678的JPEG编码算法并行实现方法,该方法实现了任务级并行流水和核间高效通信。实验结果表明,该方法是可行、有效的,并且基于TMS320C6678的JPEG编码系统的实时处理能力有很大提升。

基于EMIF16模块的TMS320C6678与FPGA接口设计与实现

TMS320C6678是TI公司的一款高性能的基于Key Stone架构的超长指令字(VLIW)芯片,片内有8个内核,外设丰富的高速接口。为充分应用TMS320C6678的运算能力,扩展其引脚资源,丰富其与外部接口之间的通信方法,针对其EMIF16高速模块的特点,通过对FPGA的硬件编程设计,使EMIF16通过FPGA实现与外部设备的通信,为多核DSP接口的开发使用提供借鉴。

H.265视频编码器在TMS320C6678上的优化实现

H.265是新一代视频编码标准,与第二代视频标准AVS和H.264相比可提升1倍的编码效率,但其复杂度也随之提升了4倍以上,给H.265的DSP嵌入式实时实现带来挑战。文中为实现DSP实时视频编码,通过对H.265视频编码算法复杂度进行分析,并基于TI公司的TMS320C6678 DSP芯片,从使用快速算法、针对芯片特点进行结构优化和使用汇编加速指令及重新安排指令流水线三个层次进行优化实现。实现结果表明,所提出的优化方法可以获得25倍的视频编码速度的提升,实现了D1分辨率视频的H.265实时编码处理。该方法可进一步扩展获得更高的编码速度的提升。

基于TMS320C6678的雷达信号处理机设计

首先了介绍了基于高速串行总线的信号处理机的系统组成,描述了TI公司推出的最新一款8核的DSP-TMS320C6678,分析了VPX应用在信号处理平台上的突出优点。其次,重点介绍了集成4片TMS320C6678的6U通用信号处理板硬件设计,分析了其信号处理和数据传输带宽等性能。最后,通过实例分析了信号处理机在雷达系统中的应用。

TMS320C6678多核DSP的加载配置和实现方法

程序代码正确的固化加载运行是多核DSP应用的前提和基础。简要介绍了DSP的加载器和加载过程,阐述了多核处理器件的加载配置管理方法。以TI公司的多核DSP TMS320C6678为例,介绍了多核DSP的加载模式和流程,详细阐述了EMIF16的Nor FLASH加载实现方法,可以实现多核DSP软件的正确、可靠加载运行。

基于TMS320C6678的SRIO接口设计

针对如何在DSP+FPGA架构的信号处理平台实现片间大量数据实时、高速传输的问题,文中提出了基于TMC320C6678的SRIO(Serial Rapid IO)接口设计。通过在DSP上配置丰富的SRIO参数接口,在无需停止SRIO的情况下,实现DSP与FPGA间任意长度、大小的数据传输。通过实际工程验证,该设计有效实现了DSP与FPGA片间大量数据实时、高效、灵活的传输。

TMS320C6678的LPI雷达信号检测模型设计

本文围绕低截获概率雷达信号处理的特点和实时性的要求,设计了基于FPGA和DSP传统组合模式的LPI雷达信号检测处理平台。在一款基于Keystone构架的多核DSP处理板上,创新性地运用并行关联流水线体系结构和多层任务调度分配信号处理机制,构建了针对LPI雷达信号从预处理到检测结果输出的一整套信号处理模型。经过仿真实验验证,该信号处理模型适合在低信噪比条件下对LPI雷达信号进行检测,且系统资源分配合理占用逻辑资源少,具有实时检测LPI雷达信号的潜力。

基于TMS320C6678的SAR方位向预滤波器的并行实现

为了降低合成孔径雷达(SAR)方位预处理在FPGA上实现的复杂度,提高软件调试和开发的效率,本文提出了一种基于TI的TMS320C6678单芯片多核DSP并行实现方位向预滤波的方法,该方法首先将预滤波原始数据按照距离向分段,对距离分段后的数据分配给8个核以实现并行处理,其次用时域相关法精确估计回波信号的多普勒中心频率,然后利用傅里叶变换的谱搬移特性自适应调整滤波器中心频率,最后在时域实现预滤波和降采样功能。该方法相对于传统方式而言,在提高滤波输出信号的信噪比的同时可以灵活改变滤波器参数,提高系统灵活性。

一种基于TMS320C6678多核处理器的JPEG实时解码优化算法

针对电子信息系统应用中数字视频的实时处理要求,在解析JPEG解码原理的基础上,针对多核DSP的系统架构,提出了多核DSP任务并行设计方法,设计了基于TMS320C6678的JPEG解码系统,实现了解码任务并行流水和核间高效通信。实验结果表明,基于TMS320C6678的JPEG解码系统的实时处理能力有很大提升,在电子信息系统数字视频传输与处理领域有广泛应用前景。

基于TMS320C6678的雷达信号处理实现

雷达信号处理技术主要包括脉冲压缩、动目标指示MTI、动目标检测MTD和CFAR检测等。快速发展的DSP芯片为高性能实时处理硬件系的核心。详细介绍基于多核数字信号处理器TMS320C6678实现对LFM信号进行实时脉冲压缩等的并行流水的实现方法。理论分析和实现结果表明,多核并行流水方法能获得比普通单核更好的系统实时性。

基于TMS320C6678的SAR方位向预滤波器的并行实现

为了降低合成孔径雷达(SAR)方位预处理在FPGA上实现的复杂度,提高软件调试和开发的效率,本文提出了一种基于TI的TMS320C6678单芯片多核DSP并行实现方位向预滤波的方法,该方法首先将预滤波原始数据按照距离向分段,对距离分段后的数据分配给8个核以实现并行处理,其次用时域相关法精确估计回波信号的多普勒中心频率,然后利用傅里叶变换的谱搬移特性自适应调整滤波器中心频率,最后在时域实现预滤波和降采样功能。该方法相对于传统方式而言,在提高滤波输出信号的信噪比的同时可以灵活改变滤波器参数,提高系统灵活性。

基于TMS320C6678的双以太网UDP通讯系统设计与实现

单一的以太网通信一旦故障无法迅速恢复,极易给对通信可靠性要求很高的现代武器系统带来质量隐患。以TMS320C6678多核DSP为处理器的双以太网主板,应用了SYS/BIOS实时系统软件内核,设计了一套双以太网UDP通讯系统,进行了严格的数据帧格式规定,设计了应答帧及帧重发机制和主从端口双收双发机制,在某型定位瞄准系统上进行了应用。应用结果表明:双以太网UDP通信冗余设计显著提高了系统的通信可靠性,效果良好。

基于XC7K325T+TMS320C6678的高速图像处理系统设计与实现

根据高速图像目标识别与跟踪系统计算量大、传输速率高、实时性强等特点,文章研制了一种基于XC7K325T和TMS320C6678的高性能实时图像处理系统。系统采用FPGA与多核DSP并行处理及流水线操作技术,实现了高速图像目标识别与跟踪,测试结果表明,该系统满足设计要求。